公开(公告)号：CN100405499C

公开(公告)日：2008-07-23

申请号：CN200410036945.5

申请日：2004-04-21

Applicant: 尔必达存储器株式会社

Inventor： 松井义德 ,  管野利夫 ,  池田博明

IPC: G11C7/10 ,  G11C7/00

CPC classification number: G11C11/408 ,  G11C5/00 ,  G11C5/04 ,  G11C5/06 ,  G11C7/1051 ,  G11C7/1063 ,  G11C8/12 ,  G11C29/1201 ,  G11C29/26 ,  G11C29/48 ,  H01L23/5384 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2224/0401

Abstract: 根据本发明，可以获得如下结构的存储器模块，即在IO芯片上层叠多个DRAM芯片，各DRAM芯片和IO芯片通过贯通电极而连接，并且由IO芯片对系统数据信号和各DRAM芯片的内部数据信号进行相互转换。利用该结构，可以缩短多个DRAM芯片间的布线，并且可以仅在IO芯片上设置消耗电流大的DLL。

公开(公告)号：CN101211657A

公开(公告)日：2008-07-02

申请号：CN200710159893.4

申请日：2007-12-25

Applicant: 尔必达存储器株式会社

Inventor： 中井洁

IPC: G11C16/02 ,  G11C16/10 ,  G11C11/56

CPC classification number: G11C7/22 ,  G11C7/1078 ,  G11C7/1096 ,  G11C8/06 ,  G11C8/10 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0033 ,  G11C13/0069 ,  G11C2013/0076 ,  G11C2207/2218 ,  G11C2207/2245

Abstract: 能隐蔽相变存储器等的比较长的写入时间，实现随机写入的半导体存储装置及其写入方法。其具备：读数据锁存器(101)，保持来自相变存储单元的读出数据并锁存从外部输入的写入数据；写数据锁存器(102)，在到写入开始为止的给定循环期间保持向存储单元的写入数据；以及传送开关(105)，控制读数据锁存器的输出向写数据锁存器的传送的有无，读数据锁存器保持从外部输入了的写入数据，经传送开关而被写数据锁存器存放，具备：比较电路(106)，判断被写数据锁存器保持的数据和读数据锁存器的数据是否一致；以及写标志锁存器(103)，锁存比较电路的输出，只在有写入请求存在，比较电路的比较结果表示不一致的场合，执行写入，只对必要的比特执行写入。

公开(公告)号：CN100399686C

公开(公告)日：2008-07-02

申请号：CN200510050901.2

申请日：2002-07-24

Applicant: 尔必达存储器株式会社

Inventor： 伊藤丰 ,  桥本刚

IPC: H02M3/07 ,  G11C11/4074

CPC classification number: H02M3/07 ,  H02M2001/0032 ,  H02M2001/009 ,  Y02B70/16

Abstract: 在一种升压电路中，包括连接在节点(N1，N3)之间的第一激励电容器(CP1)和连接在节点(N2，N4)之间的第二激励电容器(CP2)，该升压电路包括第一至第五开关(S1-S5)。第一开关(S1)连接到节点(N1)以及被连接到电源节点、地节点和升压节点中的一个。第二开关(S2)连接到节点(N2)以及被连接到电源节点、地节点和升压节点中的一个。安置在节点(N3，N4)之间的第三开关(S3)闭合或断开。第四开关(S4)连接到节点(N3)以及被连接到电源节点、升压节点和一个非连接节点中的一个。第五开关(N5)连接到节点(N4)以及被连接到电源节点、升压节点和非连接节点中的一个。

公开(公告)号：CN101192823A

公开(公告)日：2008-06-04

申请号：CN200710193463.4

申请日：2007-11-27

Applicant: 尔必达存储器株式会社

Inventor： 余公秀之

IPC: H03K19/00 ,  G11C7/10

CPC classification number: G01R31/31713 ,  G11C29/02 ,  G11C29/022 ,  G11C29/028

Abstract: 包括了与组成输出缓存器的上拉电路具有基本相同的电路结构的第一复制缓冲器和与组成输出缓存器的下拉电路具有基本相同的电路结构的第二复制缓冲器。当发出第一校准命令ZQCS时，控制信号ACT1和ACT2都被激活，并且并行地执行对于第一复制缓冲器和第二复制缓冲器的校准操作。

公开(公告)号：CN100372079C

公开(公告)日：2008-02-27

申请号：CN200410045757.9

申请日：2004-05-21

Applicant: 尔必达存储器株式会社

Inventor： 泷本俊英

IPC: H01L21/318 ,  C23C16/34 ,  C23C16/42 ,  H01L21/02

CPC classification number: H01L21/022 ,  C23C16/345 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/3185 ,  H01L21/76897 ,  H01L27/10817 ,  H01L27/10855 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897 ,  H01L2924/0002 ,  Y10S438/905 ,  H01L2924/00

Abstract: 本发明公开了一种制造半导体器件的方法，所述方法包括通过下列步骤形成两层氮化硅膜作为绝缘膜：将含氮气体与二氯甲硅烷反应，形成一层氮化硅膜；将含氮气体与由硅和氯组成的化合物反应，形成另一层氮化硅膜。一层氮化硅膜的漏电流性能优越，而另一层氮化硅膜的沉积速度比一层氮化硅膜的沉积速度快，导致氮化硅膜的绝缘性能改善并使模拟膜的产量较高。

公开(公告)号：CN101122735A

公开(公告)日：2008-02-13

申请号：CN200610156795.0

申请日：2006-12-27

Applicant: 尔必达存储器株式会社

Inventor： 山口秀范

IPC: G03F1/00 ,  G03F1/08 ,  G03F1/14 ,  G03F7/20 ,  H01L21/027

CPC classification number: G03F7/70433 ,  G03F1/36 ,  G03F7/70358

Abstract: 所述光掩模10包含：衬底11，位于所述衬底11上的曝光区域12，在所述曝光区域12内形成的掩模图形13，以及在所述曝光区域12的外部曝光区域14(右侧区域)内形成的掩模放大倍率信息14X。包括所述掩模图形13的所述整个曝光区域12在沿着如箭头所示的扫描方向(Y方向)上延伸。例如，所述掩模图形13的掩模放大倍率在所述X方向设定为幅值4，在Y方向上设定为幅值8。当利用在所述X和Y方向具有不同的掩模放大倍率的光掩模进行步进扫描曝光技术时，能够转印具有相等的纵向和横向比率的高清晰度晶片。

公开(公告)号：CN101101791A

公开(公告)日：2008-01-09

申请号：CN200710127402.8

申请日：2007-07-05

Applicant: 尔必达存储器株式会社

Inventor： 中井洁

IPC: G11C16/06 ,  G11C16/24

CPC classification number: G11C8/08 ,  G11C13/0004 ,  G11C13/0028 ,  G11C13/0061 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2213/79

Abstract: 提供了一种非易失性存储器，该非易失性存储器包括用于提供选择电压到与非易失性存储器件串联连接的选择晶体管的字线驱动电路。在第一时段中，该字线驱动电路施加第一选择电压VDD到所述选择晶体管的控制电极，以及在第一时段随后的第二时段中，施加高于第一选择电压VDD的第二选择电压VPP到该选择晶体管的控制电极。由此，逐渐地改变选择晶体管的电流驱动能力。因此，可以限制在引起快恢复时的所述选择晶体管的电流驱动能力。结果，由快恢复引起的过剩电流被抑制，由此降低了非易失性存储器件上造成的损坏。

公开(公告)号：CN101038302A

公开(公告)日：2007-09-19

申请号：CN200710085791.2

申请日：2007-03-14

Applicant: 尔必达存储器株式会社

Inventor： 福岛义德 ,  川真田阳介

IPC: G01R1/073 ,  G01R31/26 ,  H01L21/66

CPC classification number: G01R31/2887 ,  G01R1/07314 ,  G01R31/2894

Abstract: 一种探针卡具有多个探针组，这些探针组排列为预定图形。通过假设彼此相邻排列的多个单元区域11－14形成芯片组区域来获得预定图形。该单元区域的数量等于索引的数量。包括在芯片组区域中的单元区域之一被限定为特定单元区域。其间无间隙地排列该芯片组区域，以覆盖圆片的尺寸。该排列的芯片组区域形成虚拟覆盖图形。提取出特定单元区域的排列以形成预定的图形。每个探针组被排列在对应于预定图形的每个特定单元区域的位置上。

公开(公告)号：CN101005112A

公开(公告)日：2007-07-25

申请号：CN200610168444.1

申请日：2006-12-13

Applicant: 尔必达存储器株式会社

Inventor： 浅野勇 ,  佐藤夏树 ,  沃洛季米尔·丘巴蒂耶 ,  杰弗里·P·富尼耶

IPC: H01L45/00 ,  H01L27/24 ,  G11C11/56 ,  G11C16/02

CPC classification number: H01L45/06 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1625

Abstract: 非易失存储元件，包含：下电极12；上电极15；设置在下电极12和上电极15之间、包含相变材料的记录层13和可以阻挡记录层13相变的阻挡层14。构成阻挡层14的材料比构成记录层13的材料具有更高的电阻。阻挡层14抑制热向上电极15辐射，极大地限制了施加写电流时的相变区。结果得到高的加热效率。上电极15自身可以用来构成位线，或者可以设置独立的位线。

公开(公告)号：CN101000912A

公开(公告)日：2007-07-18

申请号：CN200710002317.9

申请日：2007-01-11

Applicant: 尔必达存储器株式会社

Inventor： 横井直树

IPC: H01L27/108 ,  H01L27/10 ,  H01L27/24 ,  H01L23/522 ,  H01L21/8242 ,  H01L21/822 ,  H01L21/768

CPC classification number: H01L27/11502 ,  H01L27/0207 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10891 ,  H01L27/11585 ,  H01L27/1159

Abstract: 本发明的半导体存储器件具有以下构造，其中，使用多个存储单元、位线和字线，该多个存储单元分别地包括连接至用于累积数据的存储元件的晶体管，该位线和字线用于指定多个存储单元之一。在和衬底正面垂直的方向形成以下结构，其中源电极和漏电极夹持有源区。将同一条所述位线连接至在预定方向相邻形成的第一两存储单元元件。形成同一条所述字线，该字线为第二两存储单元元件的所述晶体管的栅电极，其中所述的第二两存储单元元件包括所述第一两存储单元中的一个存储单元并且其是在所述预定方向相邻形成的。