公开(公告)号：CN1531087A

公开(公告)日：2004-09-22

申请号：CN200410007672.1

申请日：2004-03-01

Applicant: 尔必达存储器株式会社

Inventor： 菊地涉 ,  管野利夫 ,  伊佐聪

IPC: H01L25/065 ,  H01L23/12 ,  H01L23/52 ,  H01L23/50

CPC classification number: H01L23/5386 ,  H01L23/5383 ,  H01L23/5387 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/05599 ,  H01L2224/16 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48465 ,  H01L2224/73215 ,  H01L2224/85399 ,  H01L2225/06517 ,  H01L2225/06579 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01055 ,  H01L2924/01068 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明公开了一种层叠型半导体封装件。其中，分别具有安装面的两个半导体芯片(11)、(12)相互对向地安装到基板(13)的表面和底面上，从而使半导体芯片(11)、(12)的安装面夹着基板(13)，所述安装面上按预定的排列设有多个芯片引脚。在基板的非芯片安装面上，形成与芯片引脚相同排列的封装件引脚。用相同长度的分支布线把两个半导体芯片的相互对应的芯片引脚连接到在它们的中间位置形成的通路上。用共用布线把各通路与连接于通路的芯片引脚所对应的封装件引脚(14)连接起来。这样，在一个基板上就可以安装两个半导体芯片，就能够使从外部连接端子到各半导体芯片的布线长度实质上互相相等。

公开(公告)号：CN100405499C

公开(公告)日：2008-07-23

申请号：CN200410036945.5

申请日：2004-04-21

Applicant: 尔必达存储器株式会社

Inventor： 松井义德 ,  管野利夫 ,  池田博明

IPC: G11C7/10 ,  G11C7/00

CPC classification number: G11C11/408 ,  G11C5/00 ,  G11C5/04 ,  G11C5/06 ,  G11C7/1051 ,  G11C7/1063 ,  G11C8/12 ,  G11C29/1201 ,  G11C29/26 ,  G11C29/48 ,  H01L23/5384 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2224/0401

Abstract: 根据本发明，可以获得如下结构的存储器模块，即在IO芯片上层叠多个DRAM芯片，各DRAM芯片和IO芯片通过贯通电极而连接，并且由IO芯片对系统数据信号和各DRAM芯片的内部数据信号进行相互转换。利用该结构，可以缩短多个DRAM芯片间的布线，并且可以仅在IO芯片上设置消耗电流大的DLL。

公开(公告)号：CN1540665A

公开(公告)日：2004-10-27

申请号：CN200410036945.5

申请日：2004-04-21

Applicant: 尔必达存储器株式会社

Inventor： 松井义德 ,  管野利夫 ,  池田博明

IPC: G11C7/10 ,  G11C7/00

CPC classification number: G11C11/408 ,  G11C5/00 ,  G11C5/04 ,  G11C5/06 ,  G11C7/1051 ,  G11C7/1063 ,  G11C8/12 ,  G11C29/1201 ,  G11C29/26 ,  G11C29/48 ,  H01L23/5384 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2224/0401

Abstract: 根据本发明，可以获得如下结构的存储器模块，即在IO芯片上层叠多个DRAM芯片，各DRAM芯片和IO芯片通过贯通电极而连接，并且由IO芯片对系统数据信号和各DRAM芯片的内部数据信号进行相互转换。利用该结构，可以缩短多个DRAM芯片间的布线，并且可以仅在IO芯片上设置消耗电流大的DLL。