-
公开(公告)号：CN116406225A
公开(公告)日：2023-07-07
申请号：CN202310436783.7
申请日：2023-04-21
Applicant: 西安电子科技大学 , 西安电子科技大学杭州研究院
Abstract: 一种高均一性浮栅结构铁电隧穿结存储器，包括自下而上依次设置的衬底、底电极层、半导体调控层、铁电层和顶电极层；所述半导体调控层为厚度在纳米量级的重掺半导体层；通过在顶电极层施加正向脉冲，铁电层极化方向指向顶电极层，势垒下降，器件表现开态；施加负向脉冲，铁电层极化方向指向底电极层，势垒增高，器件表现关态。本发明还提供了其制备方法和应用形式。
-
公开(公告)号：CN115621326A
公开(公告)日：2023-01-17
申请号：CN202211351987.2
申请日：2022-10-31
Applicant: 西安电子科技大学杭州研究院
IPC: H01L29/788 , H01L29/36 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 一种基于浮栅结构的均匀性铁电掺杂结构及其掺杂方法，掺杂结构包括自下至上依次设置的衬底、绝缘界面层、金属浮栅层、铁电层以及金属电极，所述金属电极连接正向或负向脉冲电压；其掺杂方法为：刻蚀金属电极和铁电层四周多余部分，在金属电极上施加脉冲电压以控制铁电层的极化方向，利用铁电层的极化电荷在金属浮栅层‑绝缘界面层‑衬底结构形成向下或向上方向的电场，从而在衬底中诱导出相应的电子或空穴，完成对衬底的n型和p型的均匀性掺杂；本发明通过在现有铁电掺杂技术上增加了浮栅和绝缘界面层，实现对半导体的均匀性掺杂以及减少界面缺陷，降低了器件的漏电流情况。
-
公开(公告)号：CN115589774A
公开(公告)日：2023-01-10
申请号：CN202211568188.0
申请日：2022-12-08
Applicant: 西安电子科技大学杭州研究院
Abstract: 本发明提供了一种光控电容型铁电存储器，包括自下而上依次设置的底电极、半导体层、铁电介质层、顶电极；所述半导体层的耗尽层电容状态代表了铁电存储器的存储信息；所述顶电极施加电压，半导体层中的载流子数量受光照调控与铁电介质层中的极化电荷相互响应，并改变半导体层的耗尽层电容状态。本发明利用光电调控铁电介质层的电极化状态，进而编辑半导体层的耗尽层电容状态，通过半导体层的耗尽层电容状态表征铁电存储器的存储信息，从而使存储器具有光信号感知功能和信息存储功能，且该存储器为电容型存储器，具有零静态功耗的显著优势。
-
公开(公告)号：CN115498035A
公开(公告)日：2022-12-20
申请号：CN202211174936.7
申请日：2022-09-26
Applicant: 西安电子科技大学杭州研究院
IPC: H01L29/778 , H01L21/335 , H01L29/08 , H01L29/16 , H01L29/20 , H01L29/201 , H01L29/24 , H01L29/26
Abstract: 一种可重构高迁移率场效应晶体管及其制备方法，晶体管包括衬底，沟道，栅极绝缘介质层和栅极金属电极；沟道两侧分别为源区和漏区，其中衬底和沟道采用高迁移率沟道材料；源区的远离沟道的一侧依次设有源极可移动离子薄膜层和源极掺杂电极；漏区的远离沟道的一侧依次设有漏极可移动离子薄膜层和漏极掺杂电极；源极可移动离子薄膜层和漏极可移动离子薄膜层内部含有带正电荷的氧空位；源极掺杂电极和漏极掺杂电极施加极性相同的脉冲电压，通过极性的变换，使场效应晶体管具有N沟道和P沟道可重构特性。本发明提升了晶体管性能，降低了工作电压，实现了N沟道和P沟道晶体管可重构功能；同时节省器件资源和面积，提高了集成度。
-
公开(公告)号：CN119383978A
公开(公告)日：2025-01-28
申请号：CN202411986248.X
申请日：2024-12-31
Applicant: 西安电子科技大学杭州研究院 , 西安电子科技大学
Abstract: 本发明涉及一种基于栅感应漏电流效应的单晶体管三元内容可寻址存储器及制备方法。该存储器包括自下而上设置的衬底、铁电层和栅极，衬底的有源区中设有漏极掺杂区和源极掺杂区，分别通过沉积接触金属形成漏极和源极。通过对栅极施加不同的脉冲电压调整铁电层的极化状态，实现三元逻辑状态（状态0、状态1、状态X）的数据存储和高速并行搜索。该发明利用铁电层的非易失性存储特性和GIDL效应的高速搜索特性，在极低面积消耗下实现了高效三元逻辑存储及数据搜索功能，具有高存储密度、低功耗、快速响应及良好工艺兼容性的优势，可广泛应用于人工智能、大数据及高效数据处理领域。
-
Patent Agency Ranking
公开(公告)号：CN118434152A
公开(公告)日：2024-08-02
申请号：CN202410412101.3
申请日：2024-04-08
Applicant: 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC: H10B51/30 , H10B51/40 , H01L21/336 , H01L29/78
Abstract: 本发明提供了一种可重构铁电晶体管存储器，包括存储端电极、存储端介质层、编程端电极、介质层、源端电极、漏端电极、超薄沟道层、二氧化硅层和硅衬底；通过对存储端电极施加脉冲信号，调控沟道的阈值电压，从而改变存储状态，使得晶体管具有信息存储功能；通过编程端和存储端的多个栅极控制沟道载流子，并利用肖特基势垒的双极性，实现FeFET在同一器件上N型和P型的动态切换，使得FeFET存储器具备可重构特性。本发明利用存储端介质层非易失存储特性，以脉冲信号调控超薄沟道层中存储的电荷，以直流信号调控超薄沟道层中导通电荷的类型和浓度，使得单个晶体管具有信息存储功能，本发明还具有稳定的耐久特性、保持特性和突触特性，具有可重构优势。
-
公开(公告)号：CN118215390A
公开(公告)日：2024-06-18
申请号：CN202410349031.1
申请日：2024-03-26
Applicant: 西安电子科技大学杭州研究院
Abstract: 本发明提供一种基于铝钪氮薄膜的crossbar逻辑架构及制备方法，包括以下步骤：S1：准备硅基衬底；S2：在硅基衬底上溅射生长底层金属薄膜，并对生长均匀的底层金属薄膜进行光刻刻蚀得到多个独立电极；S3：在底层金属薄膜上溅射生长AlScN薄膜，其中独立电极上表面生长AlScN薄膜形成铁电薄膜电容；S4：在生长均匀的AlScN薄膜上生长顶层金属薄膜，并对生长均匀的顶层金属薄膜进行套刻刻蚀，其中顶层金属薄膜串联铁电薄膜电容，减小铝钪氮薄膜的厚度的同时减小漏电，实现了低漏电、低成本以及可拓展的crossbar逻辑架构，提高了器件性能进而使得器件能够灵活应用于存内计算的广泛领域。
-
公开(公告)号：CN117519391A
公开(公告)日：2024-02-06
申请号：CN202311645135.9
申请日：2023-12-04
Applicant: 西安电子科技大学杭州研究院 , 西安电子科技大学
IPC: G05F1/56
Abstract: 本发明公开了一种低温电路中的阈值电压调节电路，包括电流源、参考源、MOSFET晶体管及运算放大器；所述电流源用于确定MOSFET晶体管的静态工作状态，使任何温度状态下的MOSFET晶体管都在固定电流下工作；所述参考源用于提供运算放大器的负输入端的输入，与低温下的栅源电压进行比较；所述MOSFET晶体管用于代表低温电路中所有MOSFET，表征低温下MOSFET晶体管的性能，通过调节所述MOSFET晶体管阈值电压即可调节低温电路中所有MOSFET晶体管阈值电压；所述运算放大器用于负反馈环路，放大低温带来的MOSFET晶体管阈值电压的变化量，反馈到MOSFET晶体管衬底端，从而降低因温度降低带来的阈值电压的升高。本发明在低温环境下降低电路中所有MOSFET晶体管的阈值电压，大大降低低温电路功耗。
-
公开(公告)号：CN116314331A
公开(公告)日：2023-06-23
申请号：CN202310178136.0
申请日：2023-02-28
Applicant: 西安电子科技大学杭州研究院 , 西安电子科技大学
IPC: H01L29/78 , H01L29/792 , H01L21/336 , H10B43/30 , H10B51/30
Abstract: 一种电荷俘获增强的铁电场效应晶体管，包括硅衬底以及设置在所述硅衬底上的栅极堆栈结构，所述栅极堆栈结构包括依次设置在所述硅衬底上的介质层、栅极、隧穿氧化层、电荷俘获层、阻挡氧化层、铁电薄膜层和沟道层，以及设置在所述沟道层上的金属源极和金属漏极；本发明还提供了所述电荷俘获增强的铁电场效应晶体管的制备工艺，本发明所述电荷俘获增强的铁电场效应晶体管可作为数据存储器件。与现有技术相比，本发明在铁电薄膜层和栅极之间引入一层电荷俘获层，利用电荷在电荷俘获层的俘获和去俘获，使FeFET存储窗口增大。
-
公开(公告)号：CN114955974A
公开(公告)日：2022-08-30
申请号：CN202210345635.X
申请日：2022-04-02
Applicant: 西安电子科技大学杭州研究院
Abstract: 本申请提供一种基于铁电辅助的微机电器件，包括：位于基底绝缘层上且共面的底栅、两对源/漏极和多个支撑电极；顶栅，所述顶栅由多个支撑柱支撑于所述多个支撑电极上方，所述支撑柱接触所述支撑电极的一侧为预设厚度的铁电材料，铁电材料的预设厚度可调；两个金属沟道，所述金属沟道通过绝缘层连接在所述顶栅的下方，一个金属沟道与一对源/漏极对应，且两者之间具有接触间隙；当所述微机电器件处于导通状态时，每个金属沟道与其对应的源/漏极接触。相较于现有技术，本申请利用铁电材料的非易失偏置特性形成的偏置电压替代了在顶栅上施加的工作电压，使底栅工作电压仅需在极低电压范围内变化，实现微机电器件低功耗和低工作电压的性能。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.04 seconds)
