-
公开(公告)号：CN119997605A
公开(公告)日：2025-05-13
申请号：CN202510125580.5
申请日：2025-01-27
Applicant: 西安电子科技大学杭州研究院
Abstract: 本发明涉及半导体技术领域，特别涉及一种具有柔性薄膜晶体管的半导体结构及其制备方法。基于所述氟金云母衬底的柔性薄膜晶体管，直接转移至基板并与基板键合形成半导体结构，解决了COMS生产线的工艺和设备不适合直接在氟金云母衬底上形成Bi2O2Se薄膜并对应的制备产品的问题。同时，本发明通过设置薄的所述氟金云母衬底，使得柔性薄膜晶体管可以更好的进行转移和键合，同时薄的所述氟金云母衬底对于制备复杂的、多层的半导体结构至关重要。同时，设置较薄的所述氟金云母衬底还可以减少热阻，使得热量更快地进行传到至外部散热系统，降低半导体结构的过热风险。
-
公开(公告)号：CN119947571A
公开(公告)日：2025-05-06
申请号：CN202510032600.4
申请日：2025-01-09
Applicant: 西安电子科技大学 , 西安电子科技大学杭州研究院
Abstract: 一种低热预算铁电二极管内容可寻址存储器，包括依次布置的顶电极、插入层、铁电薄膜和底电极；插入层是铁电薄膜暴露于空气中在表面形成的天然氧化层。其制备方法包括：在衬底上沉积底电极；在底电极上沉积铁电薄膜；将铁电薄膜暴露在空气中使其表面天然氧化得到插入层；在插入层上沉积顶电极。本发明利用天然氧化层获得了铁电二极管器件，从而能够在单个二极管器件上同时实现了存储和XNOR布尔逻辑功能，较传统内容可寻址存储器显著降低功耗和面积开销，有望突破后摩尔时代集成电路产业能效瓶颈。本发明的后道工序兼容铁电二极管拥有330℃的低工艺温度，利于实现三维集成，突破内容可寻址存储器的集成密度限制。
-
公开(公告)号：CN118471822B
公开(公告)日：2025-04-08
申请号：CN202410924048.5
申请日：2024-07-11
Applicant: 西安电子科技大学杭州研究院 , 西安电子科技大学
Abstract: 本发明涉及一种纤锌矿铁电材料硅基衬底集成方法及存储器应用，用于在硅基衬底上制备纤锌矿铁电材料。首先，清洗硅衬底并去除自然氧化层，随后在精密调控的磁控溅射条件下，于真空或非真空环境中沉积纤锌矿铁电薄膜，依赖环境选择调整工艺参数。接下来，采用磁控溅射或电子束蒸发技术在铁电薄膜上淀积顶电极层，过程支持真空互联传输或原位处理以适应不同互联环境。此法优化了纤锌矿铁电材料与硅衬底的集成工艺，提升了器件制备的可靠性与灵活性。
-
公开(公告)号：CN119584700A
公开(公告)日：2025-03-07
申请号：CN202510135565.9
申请日：2025-02-07
Applicant: 西安电子科技大学杭州研究院 , 西安电子科技大学
Abstract: 本方案提供了一种基于双功能自组装钝化层的氧化镓紫外探测器及其制备方法，包括自下而上设置的衬底层、氧化剂层和双功能自组装钝化层，双功能自组装钝化层的两侧设有同氧化镓层接触的金属电极，其中双功能自组装钝化层包括自下而上设置的第一钝化层和第二钝化层，其中第一钝化层的钝化材料为降低氧化镓层表面缺陷的材料，第二钝化层的钝化材料为增强紫外光子吸收率的材料，通过将不同功能的钝化材料组合形成双功能自组装钝化层，采用双功能自组装钝化层对氧化镓紫外探测器进行钝化处理，从减少氧化镓表面缺陷和增强紫外光子吸收两方面共同提升其性能。
-
公开(公告)号：CN114093927B
公开(公告)日：2024-09-24
申请号：CN202111332564.1
申请日：2021-11-11
Applicant: 西安电子科技大学杭州研究院
IPC: H01L29/06 , H01L29/10 , H01L27/092 , H01L21/8238 , H01L21/8256
Abstract: 本发明公开了一种基于铁电掺杂的互补场效应晶体管，主要解决现有互补场效应晶体管随着器件尺寸的不断减少，产生的掺杂浓度梯度降低、随机掺杂波动大、温度升高的问题。其自下而上包括：衬底(1)、底沟道层(2)、材料层(3)、顶沟道层(4)、两个沟道层上均设有源极和漏极，源漏之间为栅极，其中材料层，使用铁电材料，以提供极化电荷；两个沟道层的栅极相互连接形成环形结构，以增强栅极控制能力。本发明兼有互补场效应晶体管以及铁电掺杂的优势，可在不影响互补场效应晶体管逻辑功能的前提下，有效提高掺杂精度、掺杂均匀性及掺杂浓度，具有可重构性及非易失性，可用于制作大规模集成电路。
-
Patent Agency Ranking
公开(公告)号：CN118213406A
公开(公告)日：2024-06-18
申请号：CN202410356200.4
申请日：2024-03-27
Applicant: 西安电子科技大学杭州研究院
Abstract: 本发明涉及一种氧化镓MOSFET及其制备方法，属于半导体功率器件技术领域。该氧化镓MOSFET的N型氧化镓导电层为含NH3等离子改性的N型氧化镓导电层，经过NH3等离子处理后显著降低了氧化铝与氧化镓界面的缺陷，使得浅能级界面缺陷最低达到了7.5×109cm‑2eV‑1，为目前报道过的氧化铝与氧化镓界面的缺陷密度的最低值。
-
公开(公告)号：CN118072782A
公开(公告)日：2024-05-24
申请号：CN202410194940.2
申请日：2024-02-22
Applicant: 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC: G11C11/22 , G11C5/06 , H01L29/78 , H01L29/51 , H01L21/336
Abstract: 本发明公开了一种肖特基接触结构的可重构存内模拟信号调制器件及制备方法，通过对栅极金属层施加不同的脉冲电压改变铁电层极化状态，极化电场使得双极性转移特性曲线左右移动，源极的源流端电流为载波，栅极金属层的栅极电压的波动为调制波，在不同的铁电层极化状态下，表现出不同的响应关系，实现不同的信号调制功能。本发明通过改变脉冲电压改变铁电层极化状态使得双极性转移特性曲线左右移动，实现不同的信号调制功能，可应用于高度集成的信号调制器阵列和模拟存算一体芯片。
-
公开(公告)号：CN116722862A
公开(公告)日：2023-09-08
申请号：CN202310660106.3
申请日：2023-06-05
Applicant: 西安电子科技大学杭州研究院
IPC: H03K19/20 , H03K19/173
Abstract: 本发明公开了一种NOT/NOR/NAND逻辑门可重构电路、存算一体芯片及设备，包括n沟道可移动离子晶体管和上拉电阻R1；所述上拉电阻R1与n沟道可移动离子晶体管串联且n沟道可移动离子晶体管栅极独立设置；所述n沟道可移动离子晶体管的阈值电压为Vt，代表输入A1；所述n沟道可移动离子晶体管的栅极电压为Vin，代表输入A2；A1和A2为串行输入；上拉电阻R1一端连接可移动离子晶体管的漏极，且漏极电压作为输出Vout，上拉电阻R1的另一端接电源电压Vdd，所述n沟道可移动离子晶体管的源极为端口S，所述n沟道可移动离子晶体管的衬底为端口B；本发明可实现低功耗和高带宽信号传输，具有低制造成本，小电路面积和高带宽互连的优势。
-
公开(公告)号：CN116705098A
公开(公告)日：2023-09-05
申请号：CN202310680801.6
申请日：2023-06-08
Applicant: 西安电子科技大学 , 西安电子科技大学杭州研究院
Abstract: 一种铁电电容型存储器多值存储光电协同操作方法，所述铁电电容型存储器包括依次设置的底电极、半导体层、铁电介质层和顶电极，其特征在于，以所述半导体层的耗尽层电容与铁电介质层电容的串联电容Cacc代表存储信息，向所述顶电极施加写入或擦除的脉冲电压，通过所述脉冲电压的幅值调控半导层的耗尽层电容和铁电介质层的极化状态，即调控半导体层中与铁电介质层中的极化电荷相互响应的光生非平衡载流子的数量，或多数载流子的数量，从而改变Cacc的状态，实现多值存储。
-
公开(公告)号：CN116435189A
公开(公告)日：2023-07-14
申请号：CN202310151217.1
申请日：2023-02-22
Applicant: 西安电子科技大学杭州研究院 , 西安电子科技大学
IPC: H01L21/463 , B24B29/02 , B24B7/22 , H01L21/428 , H01L21/465
Abstract: 基于光催化辅助的氧化镓晶圆片化学机械抛光方法，将待抛光的氧化镓衬底固定于透光背膜上进行化学机械抛光，在所述化学机械抛光的过程中，利用波长λ
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.047 seconds)
