-
Patent Agency Ranking
公开(公告)号：CN107577635A
公开(公告)日：2018-01-12
申请号：CN201710758156.X
申请日：2017-08-29
Applicant: 西安微电子技术研究所
IPC: G06F13/42
Abstract: 本发明公开了一种兼容AHB协议的非握手式JTAG调试链路及其调试方法，包括一侧设置有对外JTAG标准接口，另一侧设置有AHB标准主机接口的串并转换单元，所述串并转换单元利用IEEE1149.1协议自定义TAP控制器指令，通过扩展指令实现与AHB协议的无缝对接，依靠信息的相互解析，将上位机发出的高速串行调试命令映射到芯片内部的通信通道上，以模拟主机的行为向芯片全系统发出访问命令，然后将系统运行的关键状态信息重新转换成串行数据返回上位机。本发明相对传统调试手段速度更高、稳定性更好，且复用了标准DFT的JTAG接口，节省了芯片的管脚资源，构建了标准的JTAG接口和片上AMBA总线的转换通道，具有较高的实用价值和通用性。
-
公开(公告)号：CN119558246A
公开(公告)日：2025-03-04
申请号：CN202411664145.1
申请日：2024-11-20
Applicant: 西安微电子技术研究所
IPC: G06F30/333 , G01R31/28
Abstract: 本发明提供一种包含片内振荡器的MCU电路结构及测试方法，主要针对默认时钟为片内振荡器的MCU，在MCU总线上挂接有模式控制寄存器，该模式控制寄存器用于控制MCU在正常工作模式、回环测试模式和片外时钟测试模式切换，其中，回环测试模式用于通过模块互连配置将多个同一功能通信模块输入输出管脚相连，进行批量ATE测试；片外时钟测试模式用于采用片外时钟输入，进行单路通信模块及复杂通信模块的ATE测试。本发明在不增加MCU对外管脚以及不增加ATE测试板外围器件的情况下，可以完成包含片内振荡器MCU的全模块全功能测试，且支持MCU的批量测试。
-
公开(公告)号：CN112035389B
公开(公告)日：2022-08-23
申请号：CN202010888401.0
申请日：2020-08-28
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种PLB‑AXI总线转换桥及其工作方法，PLB从接口单元实现对PLB访问协议接口的划分，用于处理PLB接口信号；协议转换控制单元，实现PLB协议到AXI协议的完整转换；AXI主接口单元，实现对AXI访问协议接口的划分，用于处理AXI接口信号；寄存器单元，实现对协议转换控制单元内部工作状态信息的寄存，送至DCR接口；异常处理单元，实现对协议转换控制单元内部工作异常信息的处理，送至异常/中断接口。采用两级流水的协议快速转换策略和规避多访问拥塞的缓存策略，实现将PLB总线发起的访问命令转化为从设备所在的AXI总线访问命令，实现两种高速总线的协议通信，提升系统内通信效率，解决嵌入系统、SoC系统内高速PLB总线到AXI总线访问的高效、高可靠转换问题。
-
公开(公告)号：CN110806899A
公开(公告)日：2020-02-18
申请号：CN201911061832.3
申请日：2019-11-01
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于指令扩展的流水线紧耦合加速器接口结构，包括相关检测模块和加速引擎，相关检测模块设置在译码级，用于检测加速指令对于寄存器文件RF访问的数据相关；当加速指令进入译码级后，启动相关检测模块，输入寄存器文件RF访问请求，仅当判断有相关产生，产生阻塞应答信号；加速引擎设置在运算执行级，由译码级通过级间寄存器reg3发出的加速器访问请求信号激活加速引擎部件，此时运算执行部件处于旁路状态，运算执行部件与加速器的访问应答进入多路选择器MUX1，多路选择器MUX1将在加速指令标识信号作用下选择相应的结果发往级间寄存器reg4。本发明具有极强的通用性，适用于多数处理器系统。
-
公开(公告)号：CN110188059A
公开(公告)日：2019-08-30
申请号：CN201910411859.4
申请日：2019-05-17
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了数据有效位统一配置的流控式FIFO缓存结构及方法，包括第一FIFO和第二FIFO，第一FIFO和第二FIFO共同连接至用于选择全双工模式或半双工模式的全双工模式配置寄存器。本发明能够提高与主机接口的数据传输效率，减少通过软件进行数据整合的开销，并且设计硬件管理的流控模式从而避免FIFO的溢出现象。
-
-
-
-
Search Results
15
records
(took 0.026 seconds)
