-
公开(公告)号：CN107275303A
公开(公告)日：2017-10-20
申请号：CN201710102186.5
申请日：2017-02-24
Applicant: 株式会社东芝
Inventor： 八甫谷明彦
IPC: H01L23/488 , H01L21/60
Abstract: 本发明的实施方式涉及半导体装置及其制造方法。本发明的实施方式的半导体装置具备导电部、绝缘层、分子接合层和金属镀层。上述绝缘层具有使上述导电部的至少一部分露出的露出部。上述分子接合层至少设置于上述绝缘层的表面上。上述金属镀层通过上述分子接合层与上述绝缘层的表面接合。上述分子接合层的至少一部分与上述绝缘层中包含的绝缘原材料发生了化学键合。上述分子接合层的至少一部分与上述金属镀层中包含的金属发生了化学键合。上述金属镀层通过上述露出部而与上述导电部电连接。
-
公开(公告)号：CN103037628B
公开(公告)日：2015-12-02
申请号：CN201210244200.2
申请日：2012-07-13
Applicant: 株式会社东芝
IPC: H05K3/10
CPC classification number: H05K3/022 , H05K1/189 , H05K3/0091 , H05K3/281 , H05K3/4069 , H05K2201/0191 , Y10T156/10
Abstract: 根据一个实施例，设备包括：配置成在第一导体层的表面上部分地设置第二导体层的装置；配置成在第一导体层的表面上部分地设置第一绝缘层的装置；配置成在使设置在第一导体层的表面上的第二导体层和第一绝缘层从与第一导体层相反的一侧被第三导体层覆盖的状态下，使第一导体层、第二导体层、第一绝缘层和第三导体层成一体的装置；配置成通过部分地去除在通过一体化而获得的结构中的第一导体层和第三导体层中的至少一个，来形成导线分布图的装置；和配置成覆盖结构的两侧的装置。
-
公开(公告)号：CN102857720A
公开(公告)日：2013-01-02
申请号：CN201110425989.7
申请日：2011-12-19
Applicant: 株式会社东芝
CPC classification number: H04N5/64 , H05K1/0393 , H05K3/281 , H05K3/4069 , H05K2201/1034 , H05K2203/0278
Abstract: 根据一个实施例，电子设备的特征在于包括外壳(56，84)和在外壳(56，84)中的柔性印刷线路板。柔性印刷线路板(1)包括通孔(3)、绝缘体(2)、第一导电图案(4)和第二导电图案(5)。绝缘体(2)被涂布在通孔(3)周围，并且包括第一面(2a)和与第一面(2a)相对的第二面(2b)。第一导电图案(4)在第一面(2a)上连接到通孔(3)。第二导电图案(5)在第二面(2b)上连接到通孔(3)。
-
公开(公告)号：CN101472389B
公开(公告)日：2011-04-20
申请号：CN200810190772.0
申请日：2008-12-25
Applicant: 株式会社东芝
CPC classification number: H05K1/0268 , H05K2201/09127 , H05K2201/09236 , H05K2201/09263 , Y10T29/49155
Abstract: 根据一个实施例，印刷电路板包括：具有外形的产品部分；以及设置在产品部分的外形中的，被构造成在后面的制造步骤中被移除的切割部分。切割部分包括测试附加电路，该测试附加电路包括两个信号端子以及分别从两个信号端子延伸出的平行的两个配线图。本发明还提供了该印刷电路板的制造方法。
-
公开(公告)号：CN1728919A
公开(公告)日：2006-02-01
申请号：CN200510078167.0
申请日：2005-06-17
Applicant: 株式会社东芝
Inventor： 八甫谷明彦
CPC classification number: H05K1/0231 , H05K1/141 , H05K1/182 , H05K3/3442 , H05K2201/09036 , H05K2201/09072 , H05K2201/10477 , H05K2201/10515 , H05K2201/10636 , H05K2201/10734 , H05K2203/1572 , Y02P70/611
Abstract: 将子线路板6固定到主线路板，以便将安装在子线路板6上的电子元件10置于主线路板的凹进部分5内部。在子线路板6上，提供大电子元件20，以覆盖子线路板6，并将其固定到主线路板上。
-
Patent Agency Ranking
公开(公告)号：CN107305873A
公开(公告)日：2017-10-31
申请号：CN201710101779.X
申请日：2017-02-24
Applicant: 株式会社东芝
Inventor： 八甫谷明彦
IPC: H01L23/31 , H01L23/495 , H01L21/56
Abstract: 实施方式的半导体封装件具备半导体芯片、导电部、接合引线、模制树脂部和分子接合层。所述分子接合层至少设在所述接合引线的表面与所述模制树脂部之间。所述分子接合层的至少一部分与含在所述接合引线中的金属化学键合。所述分子接合层的至少一部分与含在所述模制树脂部中的树脂化学键合。
-
公开(公告)号：CN107275230A
公开(公告)日：2017-10-20
申请号：CN201710101790.6
申请日：2017-02-24
Applicant: 株式会社东芝
Inventor： 八甫谷明彦
CPC classification number: H01L24/29 , H01L23/49513 , H01L23/49582 , H01L23/49586 , H01L23/49816 , H01L23/49894 , H01L24/03 , H01L24/04 , H01L24/05 , H01L24/32 , H01L24/33 , H01L24/83 , H01L2224/0346 , H01L2224/0347 , H01L2224/0381 , H01L2224/03848 , H01L2224/04026 , H01L2224/05023 , H01L2224/051 , H01L2224/05562 , H01L2224/0569 , H01L2224/05693 , H01L2224/27436 , H01L2224/27438 , H01L2224/27848 , H01L2224/29193 , H01L2224/2929 , H01L2224/29339 , H01L2224/29347 , H01L2224/29355 , H01L2224/29499 , H01L2224/32225 , H01L2224/32245 , H01L2224/33505 , H01L2224/45099 , H01L2224/48227 , H01L2224/73265 , H01L2224/83192 , H01L2224/83203 , H01L2224/83851 , H01L2224/83862 , H01L2224/83894 , H01L2224/83896 , H01L2924/00014 , H01L2924/00 , H01L23/31 , H01L21/56
Abstract: 实施方式的半导体封装件具备基体、半导体芯片、小片接合粘接层和分子接合层。所述小片接合粘接层设在所述基体与所述半导体芯片之间。所述分子接合层设在所述基体及所述半导体芯片中的至少一方与所述小片接合粘接层之间。所述分子接合层的至少一部分与含在所述小片接合粘接层中的树脂化学键合。所述分子接合层的至少一部分与含在所述基体中的第1原料及含在所述半导体芯片中的第2原料中的至少一方化学键合。
-
公开(公告)号：CN105322080A
公开(公告)日：2016-02-10
申请号：CN201510096703.3
申请日：2015-03-04
Applicant: 株式会社东芝
CPC classification number: H01L33/54 , H01L21/561 , H01L23/3135 , H01L23/3142 , H01L24/05 , H01L33/385 , H01L33/44 , H01L33/486 , H01L33/505 , H01L33/56 , H01L33/62 , H01L2224/13599 , H01L2224/94 , H01L2224/03
Abstract: 本发明的实施方式提供一种能实现可靠性的进一步提高的电子零件及电子单元。一实施方式的电子零件包括：金属部；模具树脂，覆盖所述金属部的至少一部分；以及分子接着层，设置在所述金属部的表面与所述模具树脂之间。
-
公开(公告)号：CN101472389A
公开(公告)日：2009-07-01
申请号：CN200810190772.0
申请日：2008-12-25
Applicant: 株式会社东芝
CPC classification number: H05K1/0268 , H05K2201/09127 , H05K2201/09236 , H05K2201/09263 , Y10T29/49155
Abstract: 根据一个实施例，印刷电路板包括：具有外形的产品部分；以及设置在产品部分的外形中的，被构造成在后面的制造步骤中被移除的切割部分。切割部分包括测试附加电路，该测试附加电路包括两个信号端子以及分别从两个信号端子延伸出的平行的两个配线图。本发明还提供了该印刷电路板的制造方法。
-
公开(公告)号：CN1713802A
公开(公告)日：2005-12-28
申请号：CN200510008255.3
申请日：2005-02-07
Applicant: 株式会社东芝
Inventor： 八甫谷明彦
CPC classification number: H05K3/4691 , H05K3/421 , H05K3/4644 , H05K2201/0959 , H05K2201/09981 , Y10T29/49124
Abstract: 本发明涉及接线板、磁盘设备和接线板的制造方法。具体公开了一种接线板，包括：由柔性材料制成的第一绝缘层；在第一绝缘层的部分区域上层叠的第二绝缘层；设置在第一绝缘层和第二绝缘层之间的第一接线层；和设置在第二绝缘层上的第二接线层，其中第一绝缘层由两个或更多个绝缘层构成，并且在两个或更多个绝缘层的每个夹层进一步具有第三接线层，其中在第一接线层和第三接线层之间的电夹层连接具有空心的圆柱形或空心的斜截锥形的电镀层，以及在空心的里面由被变形并进入其中的第二绝缘层的材料填充。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.046 seconds)
