公开(公告)号：CN117713768B

公开(公告)日：2024-04-26

申请号：CN202410159994.5

申请日：2024-02-05

Applicant: 安徽大学

Inventor： 卢文娟 ,  陈江山 ,  彭春雨 ,  赵强 ,  蔺智挺 ,  吴秀龙

IPC: H03K5/24 ,  H03M3/00

Abstract: 本发明涉及比较器设计技术领域，具体涉及一种互补输入比较器电路、模块。本发明公开了一种互补输入比较器电路，包括：开关部、输入部、电流源部、放大部、Buffer转换部一、Buffer转换部二。本发明电路的输入部采用了互补输入设计，增加了输入范围，能有效保证Sigma‑Delta ADC的输出信号不失真。本发明电路的电流源部给输入部进行电流分配，以保证输入部的正常工作。经过实验仿真，本发明的电路可以降低输入噪声、提高输出信号压摆率。本发明解决了现有交叉耦合比较器存在噪声偏大、压摆率偏低的问题。

公开(公告)号：CN117894346A

公开(公告)日：2024-04-16

申请号：CN202410064956.1

申请日：2024-01-17

Applicant: 安徽大学

Inventor： 赵强 ,  彭雨婷 ,  刘天翔 ,  徐秋虹 ,  彭太锌 ,  郝礼才 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: G11C7/10 ,  B64D47/00

Abstract: 本申请涉及一种双节点容忍的抗辐射锁存器电路、存储器和航空器，其中，该双节点容忍的抗辐射锁存器电路包括：存储模块；存储模块包括八个NMOS管和八个PMOS管。其中，第三存储节点通过第一NMOS管、第三NMOS管包围形成N极性加固结构，第四存储节点通过第二NMOS管、第四NMOS管形成N极性加固结构，减少了非敏感节点的数目；同时，第五存储节点通过第一PMOS管、第七PMOS管包围形成P极性加固结构，第六存储节点通过第二NMOS管、第八NMOS管包围形成P极性加固结构，也同样减少了非敏感节点的数目。因此，本发明提供的抗辐射锁存器电路具有双节点容忍能力，在一定程度上能够抵抗宇宙辐射环境影响，解决了现有航空器中的存储电路容易受到宇宙辐射环境影响的问题。

公开(公告)号：CN114489155B

公开(公告)日：2024-01-30

申请号：CN202210018131.7

申请日：2022-01-07

Applicant: 安徽大学

Inventor： 赵梦怡 ,  彭春雨 ,  卢文娟 ,  郝礼才 ,  赵强 ,  蔺智挺 ,  吴秀龙

IPC: G05D3/12 ,  F21S9/03 ,  F21V23/00 ,  H02S20/32 ,  F21W131/103

Abstract: 本发明公开了一种新型太阳能路灯追光装置，包括：方向角度调节部件、光强采集模块和控制器模块；太阳能电池板固定在方向角度调节部件的顶部；光强采集模块包括光强传感器和遮光板；太阳能电池板的四条边的外沿各安装一个光强传感器，太阳能电池板的四条边的边缘处对应光强传感器的位置各安装一个遮光板，对四个光强传感器采集的光强度数据进行比较，如果光强度数据相差大于预设的启动阈值，则驱动所述方向角度调节部件运动，带动所述太阳能电池板和所述光强采集模块进行方向角度调整，直至光强度数据相差不大于预设的启动阈值。本发明能使太阳光线时刻垂直照射在太阳能电池板上，提高了太阳能电池板的发电效率。

公开(公告)号：CN116913342A

公开(公告)日：2023-10-20

申请号：CN202311176711.X

申请日：2023-09-13

Applicant: 安徽大学

Inventor： 强斌 ,  董琛 ,  高梦雅 ,  彭春雨 ,  卢文娟 ,  赵强 ,  蔺智挺 ,  吴秀龙

IPC: G11C11/412 ,  G06F15/78 ,  G11C7/18 ,  G11C8/14 ,  G11C11/417

Abstract: 本发明涉及具有存内布尔逻辑运算功能的存储电路及其模块、芯片。存储电路包括两个存储单元、运算电路。运算电路包括NMOS晶体管N5、N6、N11、N12。N5的栅极电连第一存储单元的一个存储节点，而源极电连N11的源极、漏极电连N6的漏极并形成运算输出节点。N6的栅极电连第一存储单元的另一个存储节点，而源极电连N12的源极。N11的漏极、N12的漏极分别电连第二存储单元的两个存储节点，N11、N12的栅极分别受控于使能信号。本发明通过利用原有的两个存储单元设计分离控制的一组信号接口，做到同一个电路结构可以输出两种不同的逻辑信号，因而能耗低、运算灵活。

公开(公告)号：CN116417041A

公开(公告)日：2023-07-11

申请号：CN202310411108.9

申请日：2023-04-12

Applicant: 安徽大学

Inventor： 郝礼才 ,  孙铎文 ,  赵强 ,  李鹏飞 ,  王浩宇 ,  卢健杰 ,  戴成虎 ,  吴秀龙 ,  彭春雨 ,  蔺智挺 ,  卢文娟

IPC: G11C11/412 ,  H10B10/00 ,  G11C11/419 ,  G11C7/10 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C8/14

Abstract: 本发明涉及一种基于极性加固的14T抗辐照SRAM单元、电路结构、芯片和模块。SRAM单元包括六个NMOS晶体管N1～N6和八个PMOS晶体管P1～P8。P1、P2、P3与P4作为上拉管，P5和P6作为下拉管，P5和P6的状态分别由存储节点Q和QN控制。P2和N2，P3和N3分别构成反相器，N1和N4分别下拉两个反相器并且交叉耦合。两个主存储节点Q与QN通过N5、N6分别与位线BL和BLB电连接。两个冗余存储节点S0与S1通过P7、P8分别与位线BL和BLB电连接。其中，N5、N6由字线WL控制，P7、P8由字线WLB控制。本发明的SRAM单元在写入的过程中，通过N5、P7和N6、P8同时向存储节点Q\S0与QN\S1写入数据，提高了写入的速度，降低了电路的功耗，同时采用极性加固技术，提高了SRAM单元的抗SEU能力。

公开(公告)号：CN115691608A

公开(公告)日：2023-02-03

申请号：CN202211344085.6

申请日：2022-10-31

Applicant: 安徽大学

Inventor： 蔺智挺 ,  张少颖 ,  吴秀龙 ,  彭春雨 ,  李鑫 ,  郝礼才 ,  刘玉 ,  赵强 ,  卢文娟 ,  周永亮

IPC: G11C11/408 ,  G11C11/4097 ,  G11C11/40 ,  G06F7/523 ,  G06F7/501

Abstract: 本发明涉及存内计算技术领域，特别是涉及一种存内计算电路、存内可回写乘法计算电路及芯片。该存内计算电路包括自上而下依次设置的权重层、计算层和第一存储层和第二存储层；权重层用于存储二进制权重；计算层用于将外部输入的二进制权重与权重层内存储的二进制权重进行乘法运算；第一存储层用于存储高四位运算结果；第二存储层用于存储低四位运算结果；存内计算电路执行乘法操作时，将输入信号线IN_B输入的四位权重与权重层存储的四位权重的乘法运算拆分成四周期的加法运算，并将运算结果存储至第一存储层和第二存储层内。本发明的电路把乘法从基于模拟域的运算引入到基于数字域的运算，并将运算结果回存，避免了模拟域乘法所遇到的问题。

公开(公告)号：CN115482855A

公开(公告)日：2022-12-16

申请号：CN202211158024.0

申请日：2022-06-08

Applicant: 安徽大学

Inventor： 戴成虎 ,  杜园园 ,  高珊 ,  彭春雨 ,  赵强 ,  卢文娟 ,  郝礼才 ,  刘立 ,  蔺智挺 ,  吴秀龙 ,  黎轩 ,  郑好

IPC: G11C11/417 ,  G11C11/412

Abstract: 本发明涉及一种10T‑SRAM单元及其数据读写方法、电路结构。10T‑SRAM单元包括NMOS晶体管N0～N7以及PMOS晶体管P0～P1。存储节点QB通过N2与字线WLL、位线BLB相连；存储节点Q通过N3与字线WLR、位线BL相连；P0和N0构成一个反相器，P1和N1构成另一个反相器，两个反相器形成交叉耦合结构；N2和N3作为传输管，各自位于交叉耦合结构左右两侧作为左右两个写通路；N4和N6构成左通路，N5和N7构成右通路。本发明能实现同一个周期读取两列数据，还能够同时进行横纵双向存内逻辑运算和BCAM数据搜索操作，并且保证了操作时数据独立性，提高了单元的抗干扰能力和计算效率。

公开(公告)号：CN115472197A

公开(公告)日：2022-12-13

申请号：CN202211124002.2

申请日：2022-09-15

Applicant: 安徽大学

Inventor： 蔺智挺 ,  徐小明 ,  吴秀龙 ,  彭春雨 ,  赵强

IPC: G11C11/413 ,  G11C8/08 ,  G11C8/04

Abstract: 本发明公开了一种通过冗余行量化位线电压差的SRAM存内计算电路，包括行译码模块、预充电电路、时序控制电路、字线数据控制模块、冗余行控制电路与量化结果统计电路、SRAM存储阵列，时序控制电路分别与行译码模块、字线数据控制模块、预充电电路以及冗余行控制电路与量化结果统计电路连接；行译码模块与字线数据控制模块连接；SRAM存储阵列与字线数据控制模块、预充电电路以及冗余行控制电路与量化结果统计电路连接；SRAM存储阵列为N*N行的6T SRAM存储单元，具体包含两个冗余行和若干计算行。上述电路能有效减小阵列中由于字线脉宽畸变等因素引起的电压梯度变化对计算结果的影响，并减小面积消耗。

公开(公告)号：CN111899776B

公开(公告)日：2022-09-16

申请号：CN202010769025.3

申请日：2020-08-03

Applicant: 安徽大学

Inventor： 蔺智挺 ,  赵悦 ,  赵强 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  黎轩 ,  陈军宁

IPC: G11C11/413

Abstract: 本发明公开了一种降低静态随机存储器中灵敏放大器失调电压的电路结构，该电路结构可以估量灵敏放大器自身失调电压产生的延迟，并把它转换为校准信号的长度。校准信号给灵敏放大器的输入放电，降低输入电压，从而可以有效降低灵敏放大器的失调电压，进而有效的降低了数据读取的故障率。

公开(公告)号：CN114499497A

公开(公告)日：2022-05-13

申请号：CN202210092878.7

申请日：2022-01-26

Applicant: 安徽大学

Inventor： 吴秀龙 ,  陈旋 ,  高珊 ,  卢文娟 ,  赵强 ,  郝礼才 ,  蔺智挺 ,  彭春雨 ,  陈军宁

IPC: H03K19/0185 ,  H03K19/00 ,  H03K19/003

Abstract: 本发明公开了一种强下拉锁存结构电平转换电路，包括两极输入反相器、强下拉锁存电路和DLS输出反相器；所述强下拉锁存电路包括由四个PMOS晶体管和两个NMOS晶体管构成的两部分结构，每一部分结构均包括一个RVT上拉PMOS晶体管、一个HVT中间上拉PMOS晶体管和一个LVT下拉NMOS晶体管，每一部分RVT上拉PMOS晶体管的栅极均连接于另一部分LVT下拉NMOS晶体管的漏极，构成强下拉锁存电路；两极输入反相器包括两个级联关系的反相器；DLS输出反相器作为输出反相器电路。本发明保证了先进工艺下超低内核电压转换为I/O电压的可靠性，而且具有电平转换范围广、转换速度快、可靠性高的优点。