公开(公告)号：CN116417041A

公开(公告)日：2023-07-11

申请号：CN202310411108.9

申请日：2023-04-12

Applicant: 安徽大学

Inventor： 郝礼才 ,  孙铎文 ,  赵强 ,  李鹏飞 ,  王浩宇 ,  卢健杰 ,  戴成虎 ,  吴秀龙 ,  彭春雨 ,  蔺智挺 ,  卢文娟

IPC: G11C11/412 ,  H10B10/00 ,  G11C11/419 ,  G11C7/10 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C8/14

Abstract: 本发明涉及一种基于极性加固的14T抗辐照SRAM单元、电路结构、芯片和模块。SRAM单元包括六个NMOS晶体管N1～N6和八个PMOS晶体管P1～P8。P1、P2、P3与P4作为上拉管，P5和P6作为下拉管，P5和P6的状态分别由存储节点Q和QN控制。P2和N2，P3和N3分别构成反相器，N1和N4分别下拉两个反相器并且交叉耦合。两个主存储节点Q与QN通过N5、N6分别与位线BL和BLB电连接。两个冗余存储节点S0与S1通过P7、P8分别与位线BL和BLB电连接。其中，N5、N6由字线WL控制，P7、P8由字线WLB控制。本发明的SRAM单元在写入的过程中，通过N5、P7和N6、P8同时向存储节点Q\S0与QN\S1写入数据，提高了写入的速度，降低了电路的功耗，同时采用极性加固技术，提高了SRAM单元的抗SEU能力。

公开(公告)号：CN116386694A

公开(公告)日：2023-07-04

申请号：CN202310386475.8

申请日：2023-04-12

Applicant: 安徽大学

Inventor： 赵强 ,  孙铎文 ,  许鑫 ,  林涵宇 ,  张亚楠 ,  郝礼才 ,  戴成虎 ,  彭春雨 ,  吴秀龙 ,  蔺智挺

IPC: G11C11/412 ,  G11C11/417 ,  G11C5/06

Abstract: 本发明涉及一种基于极性加固的抗辐照锁存器的电路结构、芯片和模块。该电路结构包括。多输入C单元、传输门、两个SRAM单元和两个传输单元。第二SRAM单元与第一SRAM单元结构对称并交叉耦合，形成存储节点S0～S7。当WL为低电平时，内部数据通过多输入C单元连接到输出端口Q。当WL为高电平时，通过传输门的直接传输路径传输数据。存储节点S0、S3、S4、S7由D输入信号通过第一传输单元输入，存储节点S1、S2、S5、S6由DN输入信号通过第二传输三元输入。本发明采用传输门快速输入，降低了锁存器的传输延时与功耗，通过多输入C单元地将内部节点产生的电压波动屏蔽，不会造成Q信号的翻转，具有较高的抗SEU、DNU、TNU的能力。