-
公开(公告)号：CN116583941A
公开(公告)日：2023-08-11
申请号：CN202180075766.4
申请日：2021-11-01
Applicant: 国际商业机器公司
Inventor： C·J·欧特瑞 , A·雷茨尼采克 , B·海克马特少塔巴瑞 , 张婧芸 , 谢瑞龙
IPC: H01L21/82
Abstract: 一种半导体结构可以包括一个或多个金属栅极、在一个或多个金属栅极下方的一个或多个沟道、将一个或多个金属栅极与一个或多个沟道分离的栅极电介质层、以及嵌入在栅极电介质层中的高k材料。高k材料和栅极电介质层两者都可以与一个或多个沟道直接接触。高k材料可在一个或多个金属栅极中提供阈值电压变化。高k材料是第一高k材料或第二高k材料。半导体结构可以仅包括嵌入在栅极电介质层中的第一高k材料。半导体结构可以仅包括嵌入在栅极电介质层中的第二高k材料。半导体结构可以包括嵌入在栅极电介质层中的第一高k材料和第二高k材料两者。
-
公开(公告)号：CN116569666A
公开(公告)日：2023-08-08
申请号：CN202180081422.4
申请日：2021-11-02
Applicant: 国际商业机器公司
Inventor： A·雷兹尼克 , B·赫克马特肖尔塔巴里 , 谢瑞龙 , 吴恒
IPC: H10B63/00
Abstract: 一种存储器装置及其制造方法，该存储器装置包括电连接到双极结型晶体管的非本征基极区的电阻式随机存取存储器元件，该双极结型晶体管的非本征基极区由形成电阻式随机存取存储器元件的底部电极的外延生长材料构成。另外，一种写入存储器装置的方法包括在存储器装置的字线上施加第一电压以在电阻式随机存取存储器元件中形成细丝。可以向字线施加包括与第一电压相反极性的第二电压以去除电阻式随机存取存储器元件中的细丝的一部分。
-
公开(公告)号：CN104952733B
公开(公告)日：2018-11-23
申请号：CN201510127605.1
申请日：2015-03-23
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66545 , H01L21/823431 , H01L21/823807 , H01L21/823821 , H01L29/66795 , H01L29/785
Abstract: 本发明涉及在FinFET半导体装置上形成绝缘材料的方法及所得到的装置，公开一种方法包括，除其他之外，形成初始鳍片结构，用蚀刻停止材料覆盖该初始鳍片结构的顶部表面及部分侧壁，形成牺牲栅极结构于该初始鳍片结构之上及周围，形成侧壁间隔件相邻于该牺牲栅极结构，进行至少一道工艺运作以去除该牺牲栅极结构从而定义替代栅极孔，进行至少一道蚀刻工艺通过该替代栅极孔以去除部分该初始鳍片结构从而定义最终鳍片结构及位于该最终鳍片结构下方的通道孔，以及用绝缘材料实质填充该通道孔。
-
公开(公告)号：CN104517859B
公开(公告)日：2017-11-24
申请号：CN201410524980.5
申请日：2014-10-08
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
CPC classification number: H01L29/0649 , H01L21/76224 , H01L21/823431 , H01L27/0886 , H01L29/41791 , H01L29/42376 , H01L29/66545 , H01L29/66795 , H01L29/785 , H01L29/7851
Abstract: 本发明涉及利用替代栅极技术形成鳍式场效晶体管的方法和器件，揭露一种方法包括，除此之外，形成一凸起的隔离柱结构在第一和第二鳍片之间，其中该凸起的隔离柱结构部分分别地定义出第一和第二空间在第一和第二鳍片之间，并形成一栅极结构在该第一和第二鳍片和该凸起的隔离柱结构的周围，其中该栅极结构的至少一部份位于该第一和第二空间中。一示例性器件包括，除此之外，第一和第二鳍片，一凸起的隔离柱结构位于该第一和第二鳍片之间，第一和第二空间由该鳍片和该凸起的隔离柱结构所定义出，且一栅极结构位于该鳍片和该隔离柱结构的部分的周围。
-
公开(公告)号：CN104952733A
公开(公告)日：2015-09-30
申请号：CN201510127605.1
申请日：2015-03-23
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66545 , H01L21/823431 , H01L21/823807 , H01L21/823821 , H01L29/66795 , H01L29/785
Abstract: 本发明涉及在FinFET半导体装置上形成绝缘材料的方法及所得到的装置，公开一种方法包括，除其他之外，形成初始鳍片结构，用蚀刻停止材料覆盖该初始鳍片结构的顶部表面及部分侧壁，形成牺牲栅极结构于该初始鳍片结构之上及周围，形成侧壁间隔件相邻于该牺牲栅极结构，进行至少一道工艺运作以去除该牺牲栅极结构从而定义替代栅极孔，进行至少一道蚀刻工艺通过该替代栅极孔以去除部分该初始鳍片结构从而定义最终鳍片结构及位于该最终鳍片结构下方的通道孔，以及用绝缘材料实质填充该通道孔。
-
Patent Agency Ranking
公开(公告)号：CN103972236A
公开(公告)日：2014-08-06
申请号：CN201410044017.7
申请日：2014-01-30
IPC: H01L27/088 , H01L29/10 , H01L21/782
CPC classification number: H01L29/7853 , H01L21/28 , H01L21/823431 , H01L27/0886 , H01L29/0653 , H01L29/41791 , H01L29/458 , H01L29/66795 , H01L29/785
Abstract: 本发明涉及包含鳍式场效电晶体装置的集成电路及其制造方法，提供数种集成电路及用以制造集成电路的方法。在一实施例中，集成电路包含半导体基板。彼此毗邻地从该半导体基板延伸的第一鳍片及第二鳍片。该第一鳍片有第一上半段以及该第二鳍片有第二上半段。第一磊晶部覆于该第一上半段上以及第二磊晶部覆于该第二上半段上。第一硅化物层覆于该第一磊晶部上以及第二硅化物层覆于该第二磊晶部上。该第一及该第二硅化物层彼此隔开以定义横向间隙。介电间隔体由介电材料形成以及跨越该横向间隙。接触形成材料覆于该介电间隔体以及该第一及该第二硅化物层横向在该介电间隔体上方的部分上。
-
公开(公告)号：CN119999349A
公开(公告)日：2025-05-13
申请号：CN202380069635.4
申请日：2023-06-29
Applicant: 国际商业机器公司
IPC: H10B10/00
Abstract: 提供了一种半导体结构，包括：包括多个底部源极/漏极(S/D)外延区域的底部场效应晶体管(FET)，包括多个顶部S/D外延区域的顶部FET，直接设置在底部FET和顶部FET之间的接合电介质层，以及有利地从底部FET的多个底部S/D外延区域中的底部S/D外延区域延伸穿过接合电介质层并进入顶部FET的节点接触。底部FET包括反相栅极。顶部FET电连接到后端(BEOL)组件，并且底部FET电连接到背面电源输送网络(BSPDN)。
-
公开(公告)号：CN119923967A
公开(公告)日：2025-05-02
申请号：CN202380066705.0
申请日：2023-08-25
Applicant: 国际商业机器公司
Abstract: 提供了一种半导体结构，其包括第一FET器件区域，第一FET器件区域包括多个第一FET，多个第一FET中的每个第一FET包括位于功能栅极结构的每一侧上的第一源极/漏极区域(28)。第二FET器件区域堆叠在第一FET器件区域上方并且包括多个第二FET，多个第二FET中的每个第二FET包括位于功能栅极结构的每一侧上的第二源极/漏极区域(46)。该结构还包括邻近至少一个第一FET的第一源极/漏极区域中的一个第一源极/漏极区域定位的至少一个第一前侧接触占位体结构(32)，以及邻近至少一个第二FET的第二源极/漏极区域中的至少一个第二源极/漏极区域定位的至少一个第二前侧接触占位体结构(52)。
-
公开(公告)号：CN119732204A
公开(公告)日：2025-03-28
申请号：CN202380061822.8
申请日：2023-08-02
Applicant: 国际商业机器公司
IPC: H10D64/27 , H10D30/01 , H10D30/43 , H10D62/10 , H10D64/00 , H10D84/03 , H10D64/23 , H01L21/28 , H01L23/528 , B82Y10/00 , H01L21/768 , H10D62/17
Abstract: 包绕源极/漏极区的背侧和前侧接触结构提供用于电连接的增加的接触面积，并允许增加的硅化物面积。外延生长的源极/漏极区的侧壁金属化提供了源极/漏极侧壁接触部，其使得能够在半导体器件层的前侧和背侧两者上形成环绕接触部。源极/漏极侧壁接触部之上的前侧和背侧接触部金属化允许器件层的两侧上的环绕接触结构。
-
公开(公告)号：CN119631588A
公开(公告)日：2025-03-14
申请号：CN202380056866.1
申请日：2023-07-31
Applicant: 国际商业机器公司
IPC: H10B63/00
Abstract: 提供一种具有3D交叉点架构和两倍单元密度的非易失性存储器，其中垂直堆叠的字线与衬底共面(即，平行)延伸，且位线垂直于垂直堆叠的字线延伸。垂直堆叠的字线位于图案化的介电材料堆叠中，该图案化的介电材料堆叠包括交替的第一介电材料层和凹陷的第二介电材料层。第一介电材料层垂直地分离字线的每个垂直堆叠内的每个字线，并且凹陷的第二介电材料层横向地邻近字线定位。介电开关材料层位于每一字线‑位线组合之间。一些位线位于介电材料堆叠中，且一些位线位于层间介电材料层中。
-
-
-
-
-
-
-
-
-
Search Results
90
records
(took 0.031 seconds)
