具有底部pFET的堆叠FET SRAM单元
    1.
    发明公开

    公开(公告)号:CN119999349A

    公开(公告)日:2025-05-13

    申请号:CN202380069635.4

    申请日:2023-06-29

    Abstract: 提供了一种半导体结构,包括:包括多个底部源极/漏极(S/D)外延区域的底部场效应晶体管(FET),包括多个顶部S/D外延区域的顶部FET,直接设置在底部FET和顶部FET之间的接合电介质层,以及有利地从底部FET的多个底部S/D外延区域中的底部S/D外延区域延伸穿过接合电介质层并进入顶部FET的节点接触。底部FET包括反相栅极。顶部FET电连接到后端(BEOL)组件,并且底部FET电连接到背面电源输送网络(BSPDN)。

    具有异质沟道的栅极全环绕晶体管

    公开(公告)号:CN119923966A

    公开(公告)日:2025-05-02

    申请号:CN202380064411.4

    申请日:2023-09-01

    Abstract: 一种半导体器件,例如集成电路、微处理器、晶片等,包括在相同区域类型(例如p型区域或n型区域等)内的第一栅极全环绕场效应晶体管(GAA FET)(303)和第二GAA FET(313,323,333),其中在相同区域内具有相对异质的沟道。第一GAA FET包括第一沟道材料的多个第一沟道(例如,SiGex包覆的沟道)(482,486,490)。第二GAA FET包括第二沟道材料的多个第二沟道(例如,SiGey包覆的沟道、Si沟道等)(382,386,390)。GAA FET可以具有不同的沟道结构,例如相对不同的沟道长度。异质沟道可以通过允许调整或调节在相似区域类型中在不同位置或当用于不同应用中时的GAA FET的沟道迁移率的能力来提供改进的GAA FET器件性能。

Patent Agency Ranking