-
公开(公告)号：CN115377209A
公开(公告)日：2022-11-22
申请号：CN202210131674.X
申请日：2022-02-14
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马礼修 , 马可·范·达尔 , 乔治奥斯·韦理安尼堤斯 , 荷尔本·朵尔伯斯
IPC: H01L29/423 , H01L29/786 , H01L21/336 , H01L27/11509 , H01L27/11507
Abstract: 可以通过以正向顺序或以反向顺序在衬底上方形成栅电极、半导体金属氧化物衬垫、栅极电介质和有源层并且通过在有源层的端部上形成源电极和漏电极来提供晶体管。半导体金属氧化物衬垫包括用作氢阻挡材料的薄半导体金属氧化物材料。本申请的实施例还涉及晶体管及其形成方法。
-
公开(公告)号：CN114725203A
公开(公告)日：2022-07-08
申请号：CN202210116575.4
申请日：2022-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/786 , H01L21/336
Abstract: 本公开涉及包括阻氢电介质阻挡件的薄膜晶体管及其形成方法。一种薄膜晶体管，包括：绝缘基体层，该绝缘基体层中包括开口；阻氢电介质阻挡层，在开口的底表面和侧壁之上并且在绝缘基体层的顶表面之上连续延伸；栅极电极，位于开口内；栅极电介质和半导体金属氧化物板的堆叠，该堆叠上覆于栅极电极以及阻氢电介质阻挡层的上覆于绝缘基体层的水平延伸部分；以及源极电极和漏极电极，与半导体金属氧化物板的顶表面的相应部分接触。
-
公开(公告)号：CN113540100A
公开(公告)日：2021-10-22
申请号：CN202110728558.1
申请日：2021-06-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507 , H01L27/11509 , H01L27/22 , H01L27/24
Abstract: 存储器结构包括：第一字线和第二字线；在该第一字线和该第二字线上设置的高k介电层；在该高k介电层上设置的沟道层并且该沟道层包括半导体材料；电接触该沟道层的第一源极电极和第二源极电极；在该第一源极电极和该第二源极电极之间的该沟道层上设置的第一漏极电极；电连接至该第一漏极电极的存储器单元；以及电连接至该存储器单元的位线。本申请的实施例还涉及形成存储器结构的方法。
-
公开(公告)号：CN113488391A
公开(公告)日：2021-10-08
申请号：CN202110758272.8
申请日：2021-07-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/34 , H01L29/10 , H01L29/786 , H01L27/11507 , H01L27/11509 , H01L27/22 , H01L27/24
Abstract: 一种晶体管及其制作方法，所述方法包括：在第一介电层上形成晶种层，晶种层包含结晶的金属氧化物半导体材料；在晶种层上沉积非晶硅层；对非晶硅层进行退火，以形成单晶硅(c‑Si)层；将晶种层及c‑Si层图案化，以形成混合沟道层；在混合沟道层上形成栅极介电层；在栅极介电层上形成栅极电极；以及形成分别与混合沟道层的源极区及漏极区电接触的源极电极及漏极电极。
-
公开(公告)号：CN111129293A
公开(公告)日：2020-05-08
申请号：CN201911039176.7
申请日：2019-10-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马礼修 , 林仲德 , 荷尔本·朵尔伯斯 , 马库斯·约翰内斯·亨里克斯·凡·达尔
Abstract: 本申请的一些实施例涉及集成芯片，包括存储器件。存储器件包括设置在半导体衬底上的底部电极。上部电极设置在底部电极上。插入式金属/介电结构夹在底部电极和上部电极之间。插入式金属/介电结构包括在底部电极上方的下介电层、在下介电层上方的上介电层以及将上介电层与下介电层分开的第一金属层。本申请的实施例提供了集成芯片以及用于形成集成芯片的方法。
-
Patent Agency Ranking
公开(公告)号：CN113540099B
公开(公告)日：2024-03-12
申请号：CN202110721679.3
申请日：2021-06-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器器件包括：金属互连结构，嵌入在位于衬底的顶面上面的介电材料层内；薄膜晶体管，嵌入在选自介电材料层的第一介电材料层中，并且与衬底的顶面垂直间隔开；以及铁电存储器单元，嵌入在介电材料层内。铁电存储器单元的第一节点通过金属互连结构的位于衬底的顶面之上并且与衬底的顶面垂直间隔开的子集电连接至薄膜晶体管的节点。本申请的实施例还涉及制造存储器器件的方法。
-
公开(公告)号：CN114497072A
公开(公告)日：2022-05-13
申请号：CN202210016373.2
申请日：2022-01-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11585 , H01L29/78 , H01L21/336
Abstract: 本公开涉及一种铁电场效应晶体管器件。铁电场效应晶体管器件包括具有第一侧和第二侧的铁电结构。栅极结构沿铁电结构的第一侧设置，并且氧化物半导体沿铁电结构的第二侧设置。氧化物半导体具有第一半导体类型。源极区域和漏极区域设置在氧化物半导体上。栅极结构横向介于源极区域和漏极区域之间。极化增强结构在源极区域和漏极区域之间布置在氧化物半导体上。极化增强结构包括具有不同于第一半导体类型的第二半导体类型的半导体材料或氧化物半导体材料。本发明的实施例还涉及集成芯片及形成铁电场效应晶体管器件的方法。
-
公开(公告)号：CN113540099A
公开(公告)日：2021-10-22
申请号：CN202110721679.3
申请日：2021-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507 , H01L27/11509 , H01L27/24
Abstract: 存储器器件包括：金属互连结构，嵌入在位于衬底的顶面上面的介电材料层内；薄膜晶体管，嵌入在选自介电材料层的第一介电材料层中，并且与衬底的顶面垂直间隔开；以及铁电存储器单元，嵌入在介电材料层内。铁电存储器单元的第一节点通过金属互连结构的位于衬底的顶面之上并且与衬底的顶面垂直间隔开的子集电连接至薄膜晶体管的节点。本申请的实施例还涉及制造存储器器件的方法。
-
公开(公告)号：CN113488539A
公开(公告)日：2021-10-08
申请号：CN202110619997.9
申请日：2021-06-03
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 吕俊颉 , 杨世海 , 马礼修
IPC: H01L29/78 , H01L29/51 , H01L21/336
Abstract: 提供了一种半导体器件及其制造方法。该半导体器件包括栅极层、低掺杂半导体层、晶体铁电层以及源极端子和漏极端子。晶体铁电层设置在栅极层和低掺杂半导体层之间。源极端子和漏极端子设置在低掺杂半导体层上。
-
公开(公告)号：CN113437072A
公开(公告)日：2021-09-24
申请号：CN202110715794.X
申请日：2021-06-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507 , H01L27/1159 , H01L29/78
Abstract: 一种存储器器件、一种晶体管、及其制作方法，所述存储器器件包括存储单元，所述存储单元包括：底部电极层；高介电常数介电层，设置在所述底部电极层上；不连续的晶种结构，包括设置在所述高介电常数介电层上的金属的离散的颗粒；铁电(FE)层，设置在所述晶种结构上且直接接触被所述晶种结构暴露出的所述高介电常数介电层的部分；以及顶部电极层，设置在所述FE层上。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.031 seconds)
