公开(公告)号：CN106653744B

公开(公告)日：2020-12-01

申请号：CN201610624175.9

申请日：2016-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈颉彦 ,  郭鸿毅 ,  王垂堂 ,  蔡豪益 ,  余振华 ,  陈韦廷 ,  曾明鸿 ,  林彦良

IPC: H01L27/02 ,  H01L21/768 ,  H01Q1/22 ,  H01Q1/24

Abstract: 一种半导体结构包括：配置为与器件通信的收发器；围绕该收发器的模塑件；延伸穿过模塑件的导电通道；在模塑件、导电通道和收发器上方设置的绝缘层；以及在绝缘层上方设置的且包括天线和围绕天线的介电层的再分布层(RDL)，其中，天线的部分延伸穿过绝缘层和模塑件以与收发器电连接。本发明实施例涉及半导体结构及其制造方法。

公开(公告)号：CN107275314A

公开(公告)日：2017-10-20

申请号：CN201710177828.8

申请日：2017-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈韦廷 ,  林胤藏 ,  陈颉彦 ,  王垂堂 ,  余振华

IPC: H01L23/64 ,  H01F17/00

CPC classification number: H01L23/5227 ,  H01L23/145 ,  H01L23/147 ,  H01L23/15 ,  H01L23/49822 ,  H01L23/528 ,  H01L23/5329 ,  H01L28/10 ,  H01L23/645 ,  H01F17/0013 ,  H01F2017/0073

Abstract: 本发明的实施例提供了一种电感器结构。电感器结构包括第一表面、与第一表面相交的第二表面、第一导电图案和第二导电图案。第一导电图案形成在第一表面上。第二导电图案形成在第二表面上。第一导电图案与第二导电图案连接。

公开(公告)号：CN107026132A

公开(公告)日：2017-08-08

申请号：CN201611202573.8

申请日：2016-12-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈韦廷 ,  汤子君 ,  曾明鸿 ,  林胤藏 ,  陈颉彦 ,  王垂堂 ,  郭鸿毅

IPC: H01L23/31 ,  H01L23/66 ,  H01L21/56 ,  H01Q1/38 ,  H01Q23/00

CPC classification number: H01L23/66 ,  H01L21/6835 ,  H01L23/5227 ,  H01L23/528 ,  H01L23/585 ,  H01L24/00 ,  H01L25/18 ,  H01L2223/6677 ,  H01Q1/243 ,  H01Q1/38 ,  H01Q5/385 ,  H01Q7/00 ,  H01L23/31 ,  H01L21/561 ,  H01Q23/00

Abstract: 本发明的实施例公开了一种多输出封装件结构。多输出封装件结构包括天线主体；再分布层(RDL)；以及RDL中的天线辅助体。还公开了一种天线系统。天线系统包括：天线主体，布置为提供第一共振；以及天线辅助体，布置为通过寄生耦合至天线主体提供第二共振。还公开了一种相关联的半导体封装方法。

公开(公告)号：CN106960837A

公开(公告)日：2017-07-18

申请号：CN201610905679.8

申请日：2016-10-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  陈颉彦 ,  汤子君 ,  余振华 ,  杨青峰 ,  刘明凯 ,  王彦评 ,  吴凯强 ,  张守仁 ,  林韦廷 ,  吕俊麟

IPC: H01L23/552 ,  H01L23/31 ,  H01L25/16 ,  H01L21/98

CPC classification number: H01L23/552 ,  H01L21/78 ,  H01L23/3178 ,  H01L23/528 ,  H01L23/585 ,  H01L24/03 ,  H01L24/08 ,  H01L24/17 ,  H01L25/0652 ,  H01L25/50 ,  H01L2224/02371 ,  H01L2224/02381 ,  H01L2224/0401 ,  H01L2224/08137 ,  H01L2224/08148 ,  H01L2224/08238 ,  H01L2224/16148 ,  H01L2224/18 ,  H01L2924/1434 ,  H01L23/3121 ,  H01L24/97 ,  H01L25/16

Abstract: 本发明实施例提供了一种半导体器件，包括半导体管芯。介电材料围绕半导体管芯以形成集成半导体封装件。接触件耦合至集成半导体封装件并且配置为半导体封装件的接地端。半导体器件还具有基本密封集成半导体封装件的EMI(电磁干扰)屏蔽罩，其中EMI屏蔽罩通过设置在集成半导体封装件中的路径与接触件耦合。本发明的实施例还提供了3D(三维)半导体封装件以及制造半导体器件的方法。

公开(公告)号：CN112687671B

公开(公告)日：2024-10-18

申请号：CN202011107459.3

申请日：2020-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  张维麟 ,  王垂堂 ,  陈颉彦

IPC: H10B80/00 ,  H01L21/98 ,  H01L23/48

Abstract: 在实施例中，结构包括：处理器器件，该处理器器件包括逻辑器件并且没有存储器；第一存储器器件，通过金属至金属接合和电介质至电介质接合而直接面对面地接合至处理器器件；横向地围绕第一存储器器件的第一介电层；位于第一介电层和第一存储器器件上方的再分布结构，该再分布结构包括金属化图案；以及延伸穿过第一介电层的第一导电通孔，第一导电通孔将再分布结构的金属化图案连接至处理器器件。本发明的实施例还涉及集成电路结构及其形成方法。

公开(公告)号：CN114765165A

公开(公告)日：2022-07-19

申请号：CN202210038417.1

申请日：2022-01-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  陈颉彦 ,  王垂堂 ,  蔡仲豪

IPC: H01L25/065 ,  H01L25/18 ,  H01L21/50 ,  H01L23/538 ,  H01L23/31

Abstract: 方法包括形成重构晶圆，包括：在载体上方形成再分布结构，在再分布结构上方接合第一多个存储器管芯，在再分布结构上方接合多个桥接管芯，以及在第一多个存储器管芯和多个桥接管芯上方接合多个逻辑管芯。多个桥接管芯中的每个互连多个逻辑管芯中的四个并且与多个逻辑管芯中的四个的角部区域重叠。第二多个存储器管芯接合在多个逻辑管芯上方。多个逻辑管芯形成第一阵列，并且第二多个存储器管芯形成第二阵列。本申请的实施例涉及封装件及其形成方法。

公开(公告)号：CN112687671A

公开(公告)日：2021-04-20

申请号：CN202011107459.3

申请日：2020-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  张维麟 ,  王垂堂 ,  陈颉彦

IPC: H01L25/16 ,  H01L21/98 ,  H01L23/48

Abstract: 在实施例中，结构包括：处理器器件，该处理器器件包括逻辑器件并且没有存储器；第一存储器器件，通过金属至金属接合和电介质至电介质接合而直接面对面地接合至处理器器件；横向地围绕第一存储器器件的第一介电层；位于第一介电层和第一存储器器件上方的再分布结构，该再分布结构包括金属化图案；以及延伸穿过第一介电层的第一导电通孔，第一导电通孔将再分布结构的金属化图案连接至处理器器件。本发明的实施例还涉及集成电路结构及其形成方法。

公开(公告)号：CN112687670A

公开(公告)日：2021-04-20

申请号：CN202011106428.6

申请日：2020-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  张维麟 ,  王垂堂 ,  陈颉彦

IPC: H01L25/16 ,  H01L21/98 ,  H01L23/48

Abstract: 在实施例中，一种结构包括：图形处理器器件；无源器件，耦合至图形处理器器件，该无源器件直接面对面地接合至图形处理器器件；共享存储器器件，耦合至图形处理器器件，共享存储器器件直接面对面地接合至图形处理器器件；中央处理器器件，耦合至共享存储器器件，中央处理器器件直接背对背地接合至共享存储器器件，中央处理器器件和图形处理器器件的每个具有比共享存储器器件小的技术节点的有源器件；以及再分布结构，耦合至中央处理器器件、共享存储器器件、无源器件和图形处理器器件。本发明的实施例还涉及集成电路结构及其形成方法。

公开(公告)号：CN107017236B

公开(公告)日：2019-10-25

申请号：CN201611135645.1

申请日：2016-12-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  陈韦廷 ,  陈颉彦 ,  蔡豪益 ,  曾明鸿 ,  郭鸿毅 ,  余振华

IPC: H01L23/64

Abstract: 本发明的实施例涉及具有槽的金属板上的集成扇出线圈。本发明实施例揭示一种结构，其包含囊封材料和包含贯穿导体的线圈。所述贯穿导体在所述囊封材料中，其中所述贯穿导体的顶面与所述囊封材料的顶面共面，且所述贯穿导体的底面与所述囊封材料的底面共面。金属板下伏于所述囊封材料。槽在所述金属板中且塡充有介电材料。所述槽具有与所述线圈重叠的部分。

公开(公告)号：CN107689351A

公开(公告)日：2018-02-13

申请号：CN201610999383.7

申请日：2016-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  吴凱强 ,  陈颉彦 ,  王彦评 ,  张守仁

IPC: H01L23/31 ,  H01L25/16

CPC classification number: H01L25/0652 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/5389 ,  H01L23/552 ,  H01L24/19 ,  H01L24/20 ,  H01L25/03 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/24137 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/06517 ,  H01L2225/06537 ,  H01L2225/06548 ,  H01L2225/06558 ,  H01L2225/06572 ,  H01L2225/06582 ,  H01L2924/15311 ,  H01L2924/1815 ,  H01L2924/3025 ,  H01L2224/81 ,  H01L23/3121 ,  H01L23/3135 ,  H01L25/16

Abstract: 一种封装结构，包含封装、至少一第一模制材料与至少一第二半导体元件。封装包含至少一第一半导体元件于其中，封装具有顶表面。第一模制材料位于封装的顶表面，并具有至少一开口于其中。封装的顶表面的至少一区域被第一模制材料的开口所暴露。第二半导体元件位于封装的顶表面，并被第一模制材料所模制。