公开(公告)号：CN109427890A

公开(公告)日：2019-03-05

申请号：CN201711162406.X

申请日：2017-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡伩哲 ,  谢旻谚 ,  陈华丰 ,  潘国华

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/768

Abstract: 本揭露的实施例提供一种半导体元件包含基板、绝缘层形成于基板之上；多个鳍状物垂直地形成自基板的表面，这些鳍状物延伸穿过绝缘层且于绝缘层的顶面之上；栅极结构形成于这些鳍状物的一部分之上且于绝缘层的顶面之上；源极/漏极结构配置相邻于栅极结构的相对两侧，源极/漏极结构接触鳍状物；介电层形成于绝缘层之上；第一接触沟槽以第一深度延伸穿过介电层以暴露源极/漏极结构，第一接触沟槽含有导电材料；以及第二接触沟槽以第二深度延伸穿过介电层，第二接触沟槽包含导电材料，且第二深度大于第一深度。

公开(公告)号：CN109427734A

公开(公告)日：2019-03-05

申请号：CN201711274799.3

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张又仁 ,  谢旻谚 ,  陈华丰 ,  潘国华

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

Abstract: 本文公开了互连结构和用于形成互连结构的相应的技术。示例性互连结构包括导电部件和设置在导电部件上方的通孔，导电部件包括钴。通孔包括设置在导电部件上方的第一通孔阻挡层、设置在第一通孔阻挡层上方的第二通孔阻挡层以及设置在第二通孔阻挡层上方的通孔块状层。第一通孔阻挡层包括钛，并且第二通孔阻挡层包括钛和氮。通孔块状层可以包括钨和/或钴。覆盖层可以设置在导电部件上方，其中，通孔延伸穿过覆盖层以接触导电部件。在一些实施方式中，覆盖层包括钴和硅。本发明的实施例还涉及制造互连结构的方法。

公开(公告)号：CN106409766A

公开(公告)日：2017-02-15

申请号：CN201610560440.1

申请日：2016-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄渊圣 ,  陈昭成 ,  李俊鸿 ,  陈华丰 ,  李勃学

IPC: H01L21/8234 ,  H01L27/088

CPC classification number: H01L29/6656 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76877 ,  H01L21/76897 ,  H01L29/41725 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/78 ,  H01L21/823431 ,  H01L21/823468 ,  H01L27/0886

Abstract: 一种示例性器件包括：在半导体衬底上方延伸的栅极堆叠件，设置在栅极堆叠件的顶面上的硬掩模，位于栅极堆叠件的侧面上的低k介电间隔件。低k介电间隔件的顶部低于硬掩模的上表面。该器件还包括电连接至邻近栅极堆叠件的源极/漏极区的接触件。接触件在低k介电间隔件上方横向地延伸，并且介电材料设置在接触件和低k介电间隔件之间。介电材料比低k介电间隔件对蚀刻具有更高的选择性。本发明还提供了另一种器件和一种方法。

公开(公告)号：CN111106159B

公开(公告)日：2023-09-22

申请号：CN201911029740.7

申请日：2019-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢旻谚 ,  陈华丰 ,  廖忠志

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 半导体器件包括均位于半导体器件的第一区域中的第一外延层和第二外延层。第一介电鳍位于第一外延层和第二外延层之间。第一介电鳍具有第一介电常数。第三外延层和第四外延层均位于半导体器件的第二区域中。第二介电鳍位于第三外延层和第四外延层之间。第二介电鳍具有小于第一介电常数的第二介电常数。本发明的实施例还涉及制造半导体结构的方法。

公开(公告)号：CN109427734B

公开(公告)日：2021-07-23

申请号：CN201711274799.3

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张又仁 ,  谢旻谚 ,  陈华丰 ,  潘国华

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

Abstract: 本文公开了互连结构和用于形成互连结构的相应的技术。示例性互连结构包括导电部件和设置在导电部件上方的通孔，导电部件包括钴。通孔包括设置在导电部件上方的第一通孔阻挡层、设置在第一通孔阻挡层上方的第二通孔阻挡层以及设置在第二通孔阻挡层上方的通孔块状层。第一通孔阻挡层包括钛，并且第二通孔阻挡层包括钛和氮。通孔块状层可以包括钨和/或钴。覆盖层可以设置在导电部件上方，其中，通孔延伸穿过覆盖层以接触导电部件。在一些实施方式中，覆盖层包括钴和硅。本发明的实施例还涉及制造互连结构的方法。

公开(公告)号：CN111106159A

公开(公告)日：2020-05-05

申请号：CN201911029740.7

申请日：2019-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢旻谚 ,  陈华丰 ,  廖忠志

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 半导体器件包括均位于半导体器件的第一区域中的第一外延层和第二外延层。第一介电鳍位于第一外延层和第二外延层之间。第一介电鳍具有第一介电常数。第三外延层和第四外延层均位于半导体器件的第二区域中。第二介电鳍位于第三外延层和第四外延层之间。第二介电鳍具有小于第一介电常数的第二介电常数。本发明的实施例还涉及制造半导体结构的方法。

公开(公告)号：CN106486343A

公开(公告)日：2017-03-08

申请号：CN201610663305.X

申请日：2016-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨宗潾 ,  陈华丰 ,  陈桂顺 ,  谢旻谚 ,  李勃学 ,  傅士奇 ,  龙元祥 ,  蔡晏佐

IPC: H01L21/02 ,  H01L21/3065

CPC classification number: H01L21/26586 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/2658 ,  H01L21/266 ,  H01L21/302 ,  H01L21/30608 ,  H01L21/308 ,  H01L21/3081 ,  H01L21/3085 ,  H01L21/3086 ,  H01L21/31 ,  H01L21/31111 ,  H01L21/32134 ,  H01L21/32155 ,  H01L21/3065 ,  H01L21/02

Abstract: 一种图案化衬底的方法包括在衬底上方形成硬掩模层；在硬掩模层上方形成第一材料层；以及在第一材料层中形成沟槽。方法进一步包括使用离子束通过沟槽蚀刻处理硬掩模层。对于蚀刻工艺而言，降低硬掩模层的被处理的部分的蚀刻速率同时对于蚀刻工艺而言硬掩模层的未被处理的部分的蚀刻速率保持大致不变。在处理硬掩模层之后，方法进一步包括使用蚀刻工艺去除第一材料层和去除硬掩模层的未处理的部分，从而在衬底上方形成硬掩模。方法进一步包括使用硬掩模作为蚀刻掩模蚀刻衬底。本发明实施例涉及用于集成电路图案化的方法。

公开(公告)号：CN103515195A

公开(公告)日：2014-01-15

申请号：CN201310203942.5

申请日：2013-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈华丰 ,  王淑慧 ,  江木吉

IPC: H01L21/02 ,  H01L23/64

CPC classification number: H01L29/435 ,  H01L27/0629 ,  H01L27/0802 ,  H01L28/20 ,  H01L28/24 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/4941 ,  H01L29/66545 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体结构可以包括位于衬底上的与诸如晶体管的其他器件同时形成的电阻器。图案化在衬底上形成的扩散阻挡层以形成电阻器和位于晶体管栅极下方的阻挡层。以与晶体管的栅极相同的方式和同时在电阻器上形成填充材料、第一连接件和第二连接件。去除填充材料以形成位于衬底上的电阻器。本发明还提供了衬底电阻器及其制造方法。