公开(公告)号：CN101414598A

公开(公告)日：2009-04-22

申请号：CN200810135589.0

申请日：2008-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  邱文智 ,  涂宏荣 ,  吴文进

IPC: H01L23/522

CPC classification number: H01L27/0688 ,  H01L23/481 ,  H01L25/0657 ,  H01L2223/6616 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种用于三维集成电路的半导体装置结构。半导体装置结构包含：具有第一表面及第二表面的基板、定义于基板且自第一表面延伸至第二表面的介层、以及位于第一表面且与介层接触之多个第一接触窗结构。多个第一接触窗结构的各个与第一表面平行的截面具有第一侧及第二侧，第一侧及第二侧中的较长侧与较短侧之比值约大于2∶1。

公开(公告)号：CN100378926C

公开(公告)日：2008-04-02

申请号：CN200510072820.2

申请日：2005-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王静亚 ,  庄平 ,  巫尚霖 ,  林俞良 ,  涂宏荣 ,  周梅生 ,  罗冠腾

IPC: H01L21/312 ,  H01L21/47 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L21/02203 ,  H01L21/02118 ,  H01L21/31058 ,  H01L21/312 ,  H01L21/31695 ,  Y10T428/249953 ,  Y10T428/249987

Abstract: 本发明提供一种在有孔结构表面上产生一薄膜的方法和产物，其中该方法包含以下步骤：提供一包含有机材料的有孔结构表面，一个或多个孔洞在该有孔结构表面上具有开口；以一超临界流体接触该有孔结构表面，其中该超临界流体包括一溶剂，以溶合该有孔结构表面和所述孔洞的壁面而形成一溶合有机材料；以及相转变该溶合有机材料，以在该有孔结构表面上形成一密度比该有孔结构的密度更高的、且无孔的薄膜，由该薄膜封闭所述孔洞。由此，使得其表面平坦或无孔，且使得基体或薄膜的机械强度更佳。

公开(公告)号：CN101771019B

公开(公告)日：2013-09-18

申请号：CN200910221560.9

申请日：2009-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  郑心圃 ,  涂宏荣 ,  邱文智

IPC: H01L23/52 ,  H01L23/00 ,  H01L23/488 ,  H01L25/00

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L23/585 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/15311

Abstract: 一种管芯，包括衬底下的密封环结构。所述密封环结构被配置在至少一个衬底区域的四周。至少一种有效阻止离子扩散进入所述衬底区域的装置。所述装置与所述密封环结构相连接。

公开(公告)号：CN101752269B

公开(公告)日：2012-04-25

申请号：CN200910139125.1

申请日：2009-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴文进 ,  涂宏荣 ,  杨固峰 ,  胡荣治 ,  邱文智

IPC: H01L21/50 ,  H01L21/58 ,  H01L21/78 ,  H01L21/304 ,  H01L21/302 ,  H01L25/00

CPC classification number: H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 本发明公开一种形成集成电路的方法，包含将含有开口的图案化薄膜形成薄板于晶片上，其中在晶片内的下方芯片经由开口暴露出来。将上方芯片放置于开口内，上方芯片符合开口，在图案化薄膜与上方芯片间无间隙。然后将上方芯片接合至下方芯片上，接着硬化图案化薄膜。本发明的优点包含经由精确的对准图案化的粘着薄膜与下方芯片所产生的自行对准，因此可进行快速的取放(pick-and-place)。上方芯片可以自动对准各别的下方芯片，因此接合工艺的生产率可以显著地提升。

公开(公告)号：CN101414598B

公开(公告)日：2011-04-20

申请号：CN200810135589.0

申请日：2008-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  邱文智 ,  涂宏荣 ,  吴文进

IPC: H01L23/522

CPC classification number: H01L27/0688 ,  H01L23/481 ,  H01L25/0657 ,  H01L2223/6616 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种用于三维集成电路的半导体装置结构。半导体装置结构包含：具有第一表面及第二表面的基板、定义于基板且自第一表面延伸至第二表面的介层、以及位于第一表面且与介层接触之多个第一接触窗结构。多个第一接触窗结构的各个与第一表面平行的截面具有第一侧及第二侧，第一侧及第二侧中的较长侧与较短侧之比值约大于2：1。

公开(公告)号：CN101950738A

公开(公告)日：2011-01-19

申请号：CN201010108476.9

申请日：2010-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 罗清郁 ,  涂宏荣 ,  陈海清 ,  包天一 ,  邱文智 ,  余振华

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L21/6835 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/02 ,  H01L2221/68372 ,  H01L2224/0557 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01019 ,  H01L2924/04941 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 本发明提供一种集成电路结构，该集成电路结构包含：一半导体基材，一半导体穿孔(through-semiconductor via；TSV)开口，延伸进入此半导体基材：以及一半导体穿孔内衬(TSV liner)，位于此半导体穿孔开口(TSV opening)中。此半导体穿孔内衬包含一侧壁部分于此半导体穿孔开口的侧壁上及一底部部分于此半导体穿孔开口的底部上。此半导体穿孔内衬的底部部分具有一底部高度，且其较此半导体穿孔内衬的侧壁部分的中间厚度大。本发明的集成电路结构具有如下优点：当使用旋转涂布时，所形成的半导体穿孔内衬具有较佳的顺应性。底部及侧壁覆盖优于以化学气相沉积形成。此工艺所需时间少且成本低廉。此外，半导体穿孔内衬的介电常数是可调整的。

公开(公告)号：CN101771019A

公开(公告)日：2010-07-07

申请号：CN200910221560.9

申请日：2009-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  郑心圃 ,  涂宏荣 ,  邱文智

IPC: H01L23/52 ,  H01L23/00 ,  H01L23/488 ,  H01L25/00

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L23/585 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/15311

Abstract: 一种管芯，包括衬底下的密封环结构。所述密封环结构被配置在至少一个衬底区域的四周。至少一种有效阻止离子扩散进入所述衬底区域的装置。所述装置与所述密封环结构相连接。

公开(公告)号：CN101207113A

公开(公告)日：2008-06-25

申请号：CN200710108849.0

申请日：2007-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  邱文智 ,  吴文进 ,  涂宏荣 ,  杨固峰

IPC: H01L25/00 ,  H01L25/065 ,  H01L21/50

CPC classification number: H01L21/8221 ,  H01L21/76898 ,  H01L24/16 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/0688 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05609 ,  H01L2224/05616 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05684 ,  H01L2224/13099 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/19041 ,  Y10S148/164 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/013

Abstract: 本发明提供一种半导体结构及其制造方法，该半导体结构包括第一芯片、第二芯片及保护层。第一芯片包括第一衬底及位于第一衬底上方的第一接合垫。第二芯片具有第一表面和相对于第一表面的第二表面，且堆叠于第一芯片上。保护层包括垂直部分和水平部分，其中垂直部分位于第二芯片的侧壁上，水平部分延伸至第一芯片上方。本发明能够防止水气和化学物质对于半导体结构的污染，从而改善芯片间结合的可靠度。

公开(公告)号：CN2731706Y

公开(公告)日：2005-10-05

申请号：CN200420084786.1

申请日：2004-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾伟雄 ,  庄平 ,  涂宏荣 ,  王静亚 ,  林俞良 ,  罗冠腾 ,  周梅生

IPC: H01L21/00

CPC classification number: H01L21/76802 ,  G03F7/422 ,  G03F7/423 ,  G03F7/425 ,  G03F7/426 ,  H01L21/31116 ,  H01L21/31133 ,  H01L21/31144 ,  H01L21/76877

Abstract: 本实用新型揭示一种整合蚀刻后续清洁制程(post－etching cleaningprocess)与沉积制程所形成的半导体装置，其包括一基底、一低介电常数材料层、以及一内联机结构。低介电常数材料层是设置于基底上方，其具有至少一镶嵌开口位于被一超临界流体所清洁过的一区域中。内联机结构设置于镶嵌开口内，且其是于实施清洁制程之后，利用超临界流体作为一反应媒介且利用一有机金属错合物作为一沉积前驱物而临场(in－situ)形成的。