公开(公告)号：CN115602657A

公开(公告)日：2023-01-13

申请号：CN202210670067.0

申请日：2022-06-14

Applicant: 台湾积体电路制造股份有限公司(TW)

Inventor： 汪金华 ,  许佳桂 ,  叶书伸 ,  赖柏辰 ,  林柏尧 ,  郑心圃

IPC: H01L23/498 ,  H01L23/16 ,  H01L23/31 ,  H01L21/56

Abstract: 提供一种芯片封装结构。芯片封装结构包括导线基板。芯片封装结构包括位于导线基板上的中介基板。中介基板包括重分布结构、介电层、导电导孔，以及多个第一虚设导孔，介电层位于重分布结构上，导电导孔及这些第一虚设导孔穿过介电层，第一虚设导孔环绕导电导孔，这些第一虚设导孔与导线基板电性绝缘。芯片封装结构包括中介基板上的芯片结构。芯片结构与导电导孔电性连接，并且芯片结构与这些第一虚设导孔电性绝缘。

公开(公告)号：CN115497925A

公开(公告)日：2022-12-20

申请号：CN202210050349.0

申请日：2022-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 汪金华 ,  林昱圣 ,  许佳桂 ,  叶书伸 ,  林柏尧 ,  郑心圃

IPC: H01L25/065 ,  H01L23/538 ,  H01L23/498 ,  H01L23/16 ,  H01L23/367

Abstract: 提供一种三维集成电路封装件及其形成方法。在实施例中，三维集成电路(3DIC)封装件包括中介物、多个连接垫、多个虚设图案、多个集成电路结构以及底部填充层。连接垫布置在中介物的第一侧上且电性连接至中介物的第一侧。虚设图案设置在中介物的第一侧上且围绕多个连接垫。集成电路结构通过多个第一凸块电性连接至多个连接垫。底部填充层环绕第一凸块且覆盖虚设图案。

公开(公告)号：CN115497885A

公开(公告)日：2022-12-20

申请号：CN202210031679.5

申请日：2022-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林柏尧 ,  叶书伸 ,  汪金华 ,  林昱圣 ,  郑心圃

IPC: H01L23/31 ,  H01L23/538 ,  H01L25/065 ,  H01L21/56

Abstract: 提供一种封装结构及其形成方法。该封装结构包括：第一层级、第二层级以及第三层级。第一层级包括中介层。第二层级配置在第一层级上，且包括底部管芯。第三层级配置在第二层级上，且包括多个第一管芯与至少一第二管芯。至少一第二管芯配置在多个第一管芯之间。多个第一管芯通过多个第一连接件电连接至底部管芯以形成信号路径，多个第一管芯通过多个第二连接件电连接至中介层以形成电源路径，且多个第一连接件比多个第二连接件更靠近至少一第二管芯。

公开(公告)号：CN115332190A

公开(公告)日：2022-11-11

申请号：CN202210670345.2

申请日：2022-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 汪金华 ,  李光君 ,  叶书伸 ,  李宗彦 ,  林柏尧 ,  郑心圃

IPC: H01L23/29 ,  H01L23/31 ,  H01L23/18 ,  H01L21/56

Abstract: 一种芯片封装结构及其形成方法。所述芯片封装结构包括接合在一中介层基板之上的一半导体裸片。所述芯片封装结构也包括一翘曲释放层结构。翘曲释放层结构包括一有机材料层以及一上覆的高热膨胀系数材料层，所述高热膨胀系数材料层具有基本上等于或大于9ppm/℃的热膨胀系数。有机材料层与半导体裸片的上表面直接接触，上覆的高热膨胀系数材料层覆盖半导体裸片的上表面。

公开(公告)号：CN114725025A

公开(公告)日：2022-07-08

申请号：CN202111020887.7

申请日：2021-09-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林昱圣 ,  林柏尧 ,  叶书伸 ,  汪金华 ,  郑心圃

IPC: H01L23/04 ,  H01L23/14 ,  H01L23/367 ,  H01L23/373

Abstract: 一种封装结构包括电路衬底、半导体封装、热界面材料、盖结构及散热结构。所述半导体封装设置在所述电路衬底上且电连接到所述电路衬底。所述热界面材料设置在所述半导体封装上。所述盖结构设置在所述电路衬底上且环绕所述半导体封装，其中所述盖结构包括局部地覆盖所述热界面材料且与所述热界面材料物理接触的支撑部。所述散热结构设置在所述盖结构上且与所述盖结构的所述支撑部物理接触。

公开(公告)号：CN114267645A

公开(公告)日：2022-04-01

申请号：CN202110271380.2

申请日：2021-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶书伸 ,  汪金华 ,  林昱圣 ,  林柏尧 ,  郑心圃

IPC: H01L23/04 ,  H01L23/10 ,  H01L21/52

Abstract: 一种封装结构包括线路衬底、半导体封装、第一环结构及第二环结构。半导体封装设置在线路衬底上且电连接到线路衬底。第一环结构贴合到线路衬底且环绕半导体封装，其中第一环结构包括中心开口及从中心开口的角落延伸出的多个角落开口，半导体封装位于中心开口中，且所述多个角落开口环绕半导体封装的角落。

公开(公告)号：CN115588662A

公开(公告)日：2023-01-10

申请号：CN202210962234.9

申请日：2022-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林昱圣 ,  叶书伸 ,  汪金华 ,  林柏尧 ,  郑心圃

IPC: H01L25/065 ,  H01L23/16 ,  H01L23/00 ,  H01L23/10 ,  H01L23/12 ,  H01L23/31 ,  H01L21/56 ,  H01L21/54

Abstract: 提供一种半导体晶粒封装及其形成方法。半导体晶粒封装包括一封装基板、在封装基板上方的一中介层基板、在中介层基板上方的两个半导体晶粒、以及在中介层基板上方并围绕半导体晶粒的一底部填充元件。一环结构设置在封装基板上方并围绕半导体晶粒。多个凹陷部分从环结构的底表面凹陷。凹陷部分包括布置在环结构的每个角落区域中的多个第一凹陷部分、以及布置在环结构的相对侧边区域中并与底部填充元件位在两个半导体晶粒之间的一部分对齐的两个第二凹陷部分。一粘着层介于环结构的底表面与封装基板之间。

公开(公告)号：CN115565961A

公开(公告)日：2023-01-03

申请号：CN202210944774.4

申请日：2022-08-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖柏辰 ,  游明志 ,  廖莉菱 ,  汪金华 ,  林柏尧 ,  郑心圃

IPC: H01L23/31 ,  H01L23/13 ,  H01L23/48 ,  H01L21/56

Abstract: 提供一种封装结构。封装结构包括位于基板上方的重分布结构、位于重分布结构上方并电耦接到基板的半导体晶粒、以及位于基板上方并密封重分布结构和半导体晶粒的底部填充材料。底部填充材料包括与半导体晶粒的角落重叠并延伸到基板中的延伸部分。

公开(公告)号：CN115565952A

公开(公告)日：2023-01-03

申请号：CN202210938259.5

申请日：2022-08-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶书伸 ,  杨哲嘉 ,  林昱圣 ,  汪金华 ,  林柏尧 ,  郑心圃

IPC: H01L23/04 ,  H01L23/31 ,  H01L23/367 ,  H01L21/50 ,  H01L21/52 ,  H01L21/56

Abstract: 提供了一种芯片封装结构及其制造方法。芯片封装结构包括布线基板。芯片封装结构包括第一芯片结构，位于布线基板上。芯片封装结构包括一散热盖，位于布线基板上并覆盖第一芯片结构。散热盖包括环形结构和顶板。环状结构围绕第一芯片结构。顶板覆盖环状结构与第一芯片结构。第一芯片结构具有第一侧壁及与第一侧壁相对的第二侧壁，第一侧壁与环状结构之间的第一间距小于第二侧壁与环状结构之间的第二间距，顶板具有第一开口，第一开口具有彼此面对的第一内壁及第二内壁。

公开(公告)号：CN115513148A

公开(公告)日：2022-12-23

申请号：CN202111188078.7

申请日：2021-10-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林昱圣 ,  汪金华 ,  叶书伸 ,  陈见宏 ,  林柏尧 ,  郑心圃

IPC: H01L23/31 ,  H01L23/18 ,  H01L23/498 ,  H01L21/56

Abstract: 一种半导体封装包括重布线结构、第一半导体器件、第二半导体器件、底部填充胶层和包封体。第一半导体器件设置在重布线结构上并与其电连接，第一半导体器件具有第一底部表面、第一顶部表面和与第一底部表面和第一顶部表面连接的第一侧表面，第一侧表面包括相互连接的第一子表面和第二子表面，第一子表面和第一底部表面连接，第一钝角位于第一子表面和第二子表面之间。第二半导体器件设置在重布线结构上并与其电连接，第二半导体器件具有第二底部表面、第二顶部表面和与第二底部表面和第二顶部表面连接的第二侧表面，第二侧表面面向第一侧表面，第二侧表面包括相互连接的第三子表面和第四子表面，第三子表面与第二底部表面连接，第二钝角位于第三子表面和第四子表面之间。底部填充胶层位于第一半导体器件与第二半导体器件之间，第一半导体器件与重布线结构之间，第二半导体器件与重布线结构之间。包封体包封第一半导体器件、第二半导体器件和底部填充胶层。