一种基于翻转电压跟随器的电源管理电路

    公开(公告)号:CN119960543A

    公开(公告)日:2025-05-09

    申请号:CN202411917054.4

    申请日:2024-12-24

    Abstract: 本发明公开了一种基于翻转电压跟随器的电源管理电路,包括稳压电路及偏置电路,能够提供具有高速瞬态响应特性的稳定电压,本发明用于FLASH存储器内核供电,稳压电路特点是在传统翻转电压跟随器结构基础上加入共栅放大器,并通过使用电阻负载代替电流源负载,在不影响环路增益的前提下,改善输出节点的电流驱动能力和电流泄放能力,以提高摆率;偏置电路特点是加入瞬态增强调节模块,当输出电压产生波动耦合到偏置电压后,能够迅速调节并稳定偏置电压,进一步提高输出电压的瞬态响应能力。本发明能够保证存储器进行读写操作时,提供具有高速瞬态响应特性的稳定电压,提高存储器读写稳定性。

    一种分阶段的大容量栅氧反熔丝存储器编程方法

    公开(公告)号:CN118841054A

    公开(公告)日:2024-10-25

    申请号:CN202410860336.9

    申请日:2024-06-28

    Abstract: 本发明公开了一种分阶段的大容量栅氧反熔丝存储器编程方法,将编程过程划分成全数据初始编程、回读定向编程和全数据加强编程三个主要阶段:全数据初始编程阶段顺序对所有地址只进行一次编程,不关注数据写入是否成功;回读定向编程阶段对所有地址逐个进行回读判断编程结果,只对数据未编程成功的地址和存储单元进行定向编程;加强编程阶段再次顺序对所有地址再进行一次编程,以进一步提升反熔丝单元的击穿一致性。本方法可有效避免栅氧反熔丝阵列编程时的热量累积,减少高压通路损伤,从而大幅提高编程成功率,降低反熔丝单元击穿电阻的离散性,提升反熔丝存储器的长期可靠性。

    一种基于BiCMOS工艺的MLVDS接收器电路

    公开(公告)号:CN116248139A

    公开(公告)日:2023-06-09

    申请号:CN202310147908.4

    申请日:2023-02-21

    Abstract: 本发明涉及一种基于BiCMOS工艺的MLVDS接收器电路,包括共模变换电路、预放大电路、type1和type2控制电路、迟滞比较器电路和差分转单端电路。共模变换电路对宽共模范围的输入信号进行压缩处理;预放大电路识别并放大压缩后的差分信号;type1和type2控制电路控制MLVDS接收器的工作模式;迟滞比较器在对差模信号放大的同时引入了迟滞功能,实现对差模噪声的抑制,提供电路抗干扰能力;差分转单端电路完成差分信号到单端信号的转换。本发明提供的一种基于BiCMOS工艺的MLVDS接收器电路,该电路通过BiCMOS工艺实现,通过电阻分压网络可以实现宽共模范围的输入,同时实现type1和type2两种工作模式,满足MLVDS标准要求。

    一种使能控制的具有热滞回功能的过温保护电路

    公开(公告)号:CN114221297A

    公开(公告)日:2022-03-22

    申请号:CN202111435849.8

    申请日:2021-11-29

    Abstract: 本发明公开了一种使能控制的具有热滞回功能的过温保护电路,本发明电路包括启动电路、温度监测电路和输出级电路,采用使能信号控制电路的开启与关闭。启动电路用于使电路摆脱简并偏置点,温度监测电路监控芯片的温度,温度监测电路的输出与输出级电路连接,输出级电路输出过温控制信号,当芯片温度上升到过温开启阈值点时,过温控制信号发生跳变,控制芯片不再工作,从而使得芯片降温,同时,本发明电路还具有热滞回功能,当芯片温度下降到过温关断阈值点时,芯片重新正常工作,此外,本发明在温度监测电路中设计了电压反馈结构,防止过温控制信号跳变时发生热振荡现象,同时为电路产生了热滞回区间。

    一种单粒子加固7相时钟产生电路

    公开(公告)号:CN112671374A

    公开(公告)日:2021-04-16

    申请号:CN202011549832.0

    申请日:2020-12-24

    Abstract: 本发明公开了一种单粒子加固7相时钟产生电路,包括:环形移位寄存器、复位检测器和门控缓冲器;环形移位寄存器,用于产生7相时钟信号;门控缓冲器,用于对7相时钟信号进行去毛刺处理后输出,以实现对多相时钟长布线的驱动;复位检测器,用于在出现单粒子效应时,抑制单粒子效应下环形移位寄存器产生的时钟信号异常。本发明通过带有置位、复位功能的触发器级联组成环形移位寄存器架构实现7相时钟输出,同时通过错误检测复位逻辑实现单粒子加固,避免环路受单粒子影响进入非正常循环状态;结构实现简单,附加抖动小,且扩展性强,可通过增加环路中级联触发器数量获得N相时钟输出。

    一种抗瞬时辐射加固的集成电路版图结构

    公开(公告)号:CN110676252A

    公开(公告)日:2020-01-10

    申请号:CN201910865159.2

    申请日:2019-09-12

    Abstract: 本发明涉及一种抗瞬时辐射加固的集成电路版图结构,包括P阱,N阱,NMOS器件,PMOS器件,第一P阱接触,第二P阱接触,第一N阱接触,第二N阱接触;其中,NMOS器件、第一P阱接触和第二P阱接触位于P阱中,PMOS器件、第一N阱接触和第二N阱接触位于N阱中;第一P阱接触在NMOS器件源端一侧,第二P阱接触在NMOS器件漏端一侧,第一P阱接触和第二P阱接触的面积之和不小于所在P阱面积的15%,第一N阱接触在PMOS器件源端一侧,第二N阱接触在PMOS器件漏端一侧,第一N阱接触和第二N阱接触的面积之和不小于所在N阱面积的15%;上述面积是指所述区域的平面版图面积。

Patent Agency Ranking