-
公开(公告)号：CN109841240A
公开(公告)日：2019-06-04
申请号：CN201811573607.3
申请日：2018-12-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C7/06
Abstract: 本发明涉及一种SRAM型存储器高速灵敏放大器电路，在读取“1”存储单元时，通过电容C1的电荷保持特性，通过正反馈加快锁存放大器的整体响应速度，使放大器对输入电压差的要求大大降低，加快了SRAM型存储器读取“1”的速度；在读取“0”存储单元时，通过读取使能信号S的跳变对与非门I1的控制，依靠晶体管MP5快速上拉作用，读出存储数据，对输入电压差的要求大大降低，加快灵敏放大器的读出速度，加快了SRAM型存储器读取“0”的速度。本发明降低了灵敏放大器对输入压差的要求，提高了灵敏放大器的反应速度和处理能力。
-
公开(公告)号：CN109815099A
公开(公告)日：2019-05-28
申请号：CN201811625181.1
申请日：2018-12-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/34
Abstract: 本发明涉及一种JESD204B控制器验证方法，包括步骤：(1-1)、建立从待验证JESD204B控制器发送端到基准接收模块的发送验证链路；(1-2)、建立从基准发送模块到待验证JESD204B控制器接收端的接收验证链路；(1-3)、进行链路层验证，验证待验证JESD204B控制器的链路码组同步、初始化通道对齐功能是否正确；(1-4)、进行传输层验证，验证待验证JESD204B控制器链路配置数据是否与JESD204B协议一致、采样数据与帧数据的映射功能是否正确；(2-1)、待逻辑功能仿真验证通过后，将待验证的JESD204B控制器发送端和接收端代码下载到发送验证系统对应的FPGA中，完成板级实测验证。本发明结合仿真和上板调试模拟JESD204B控制器应用条件，提高JESD204B控制器验证的完备性和准确性。
-
公开(公告)号：CN114187935B
公开(公告)日：2024-05-28
申请号：CN202111406637.7
申请日：2021-11-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种FLASH存储器灵敏放大电路，包含主灵敏放大电路、预充电电路、锁存电路和存储单元。本发明通过对灵敏放大器的锁存结构进行优化，提高了灵敏放大电路在读取锁存时的电压稳定性，在不影响读取速度和功耗的前提下降低了对前一级输出电压差的要求，从而提高了FLASH存储电路的读写准确性。
-
公开(公告)号：CN111739574B
公开(公告)日：2022-08-05
申请号：CN202010507063.1
申请日：2020-06-05
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种基于随机二进制序列的静态随机存取存储器验证方法，首先计算SRAM存储器地址位宽和数据位宽等器件参数；然后产生SRAM存储器写操作地址；利用正随机二进制序列和反随机二进制序列对SRAM存储器进行验证，分析统计结果，完成SRAM存储器的功能测试。本发明使用随机二进制序列控制SRAM存储器的读写操作，模拟应用条件下的读取地址和数据，增强存储器测试验证与应用条件的契合度，同时可验证存储器在高速应用条件下的带宽能力，提高存储器功能验证的完备性。
-
公开(公告)号：CN116312709A
公开(公告)日：2023-06-23
申请号：CN202310159799.8
申请日：2023-02-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C29/00
Abstract: 本发明公开了一种用于FLASH冗余修复的地址译码控制电路，包含字线地址译码控制电路和字线冗余替换修复电路。本发明通过增加对字线地址译码器实施控制的电路结构，实现屏蔽存在缺陷存储单元的标准字线，同时利用冗余字线进行替换修复，完成修复后的存储器能够正常使用，从而显著提高FLASH存储器的成品率。
-
Patent Agency Ranking
公开(公告)号：CN109841240B
公开(公告)日：2020-10-16
申请号：CN201811573607.3
申请日：2018-12-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C7/06
Abstract: 本发明涉及一种SRAM型存储器高速灵敏放大器电路，在读取“1”存储单元时，通过电容C1的电荷保持特性，通过正反馈加快锁存放大器的整体响应速度，使放大器对输入电压差的要求大大降低，加快了SRAM型存储器读取“1”的速度；在读取“0”存储单元时，通过读取使能信号S的跳变对与非门I1的控制，依靠晶体管MP5快速上拉作用，读出存储数据，对输入电压差的要求大大降低，加快灵敏放大器的读出速度，加快了SRAM型存储器读取“0”的速度。本发明降低了灵敏放大器对输入压差的要求，提高了灵敏放大器的反应速度和处理能力。
-
公开(公告)号：CN119960543A
公开(公告)日：2025-05-09
申请号：CN202411917054.4
申请日：2024-12-24
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G05F1/56
Abstract: 本发明公开了一种基于翻转电压跟随器的电源管理电路，包括稳压电路及偏置电路，能够提供具有高速瞬态响应特性的稳定电压，本发明用于FLASH存储器内核供电，稳压电路特点是在传统翻转电压跟随器结构基础上加入共栅放大器，并通过使用电阻负载代替电流源负载，在不影响环路增益的前提下，改善输出节点的电流驱动能力和电流泄放能力，以提高摆率；偏置电路特点是加入瞬态增强调节模块，当输出电压产生波动耦合到偏置电压后，能够迅速调节并稳定偏置电压，进一步提高输出电压的瞬态响应能力。本发明能够保证存储器进行读写操作时，提供具有高速瞬态响应特性的稳定电压，提高存储器读写稳定性。
-
公开(公告)号：CN114187935A
公开(公告)日：2022-03-15
申请号：CN202111406637.7
申请日：2021-11-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种FLASH存储器灵敏放大电路，包含主灵敏放大电路、预充电电路、锁存电路和存储单元。本发明通过对灵敏放大器的锁存结构进行优化，提高了灵敏放大电路在读取锁存时的电压稳定性，在不影响读取速度和功耗的前提下降低了对前一级输出电压差的要求，从而提高了FLASH存储电路的读写准确性。
-
公开(公告)号：CN120015101A
公开(公告)日：2025-05-16
申请号：CN202411917061.4
申请日：2024-12-24
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G11C29/56
Abstract: 本发明公开了一种大容量非易失存储器单粒子效应测试分析系统及方法，系统包括：上位机模块、FPGA控制模块、程控电源模块。该系统用于测试分析大容量非易失存储器芯片在动态工作模式下出现的各类单粒子效应。根据动态工作模式的存储器中读出的错误数据，通过在FPGA测试程序中预设各类单粒子功能中断的错误位图规则，对各类单粒子功能中断进行实时分析鉴别，并甄别存储单元的单粒子翻转。所述系统能够实现大容量非易失存储器的多种复杂单粒子效应的测试和实时分析，进而能够对存储器芯片的敏感位置进行抗辐射加固和评估，具有较强的针对性。
-
公开(公告)号：CN109815099B
公开(公告)日：2022-08-05
申请号：CN201811625181.1
申请日：2018-12-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/34
Abstract: 本发明涉及一种JESD204B控制器验证方法，包括步骤：(1‑1)、建立从待验证JESD204B控制器发送端到基准接收模块的发送验证链路；(1‑2)、建立从基准发送模块到待验证JESD204B控制器接收端的接收验证链路；(1‑3)、进行链路层验证，验证待验证JESD204B控制器的链路码组同步、初始化通道对齐功能是否正确；(1‑4)、进行传输层验证，验证待验证JESD204B控制器链路配置数据是否与JESD204B协议一致、采样数据与帧数据的映射功能是否正确；(2‑1)、待逻辑功能仿真验证通过后，将待验证的JESD204B控制器发送端和接收端代码下载到发送验证系统对应的FPGA中，完成板级实测验证。本发明结合仿真和上板调试模拟JESD204B控制器应用条件，提高JESD204B控制器验证的完备性和准确性。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.052 seconds)
