-
公开(公告)号：CN119270022A
公开(公告)日：2025-01-07
申请号：CN202411272060.9
申请日：2024-09-11
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G01R31/28
Abstract: 本发明提出一种用于高速串行IO接口接收端的通用测试采样电路，包括第一低通滤波器、第二低通滤波器和第一RX测试采样电路、第二RX测试采样电路以及第一比较器、第二比较器和为两个RX测试采样电路和两个比较器提供参考电压及偏置电压的RX测试偏置电路，该通用测试采样电路可以分别对高速串行IO接口接收端的两个差分信号通路中的每一路进行测试采样，根据接收的信号，来判断PCB电路板、压焊点和IO内部是否存在短路、断路。本发明中提出的通用测试采样电路适用于高速度数据传输率串行接口(10G波特率以上)中的差分接收端，并且通过模式选择信号可分别工作在直流模式和交流模式两种情况下，既可以对直流信号采样又可以对交流信号采样。
-
公开(公告)号：CN112671374B
公开(公告)日：2024-04-02
申请号：CN202011549832.0
申请日：2020-12-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种单粒子加固7相时钟产生电路，包括：环形移位寄存器、复位检测器和门控缓冲器；环形移位寄存器，用于产生7相时钟信号；门控缓冲器，用于对7相时钟信号进行去毛刺处理后输出，以实现对多相时钟长布线的驱动；复位检测器，用于在出现单粒子效应时，抑制单粒子效应下环形移位寄存器产生的时钟信号异常。本发明通过带有置位、复位功能的触发器级联组成环形移位寄存器架构实现7相时钟输出，同时通过错误检测复位逻辑实现单粒子加固，避免环路受单粒子影响进入非正常循环状态；结构实现简单，附加抖动小，且扩展性强，可通过增加环路中级联触发器数量获得N相时钟输出。
-
公开(公告)号：CN116170005A
公开(公告)日：2023-05-26
申请号：CN202211236955.8
申请日：2022-10-10
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/003 , H03K19/0185
Abstract: 本发明一种适用MLVDS驱动器的冷备份和压摆率控制电路，该电路包括预驱动电路、冷备份电路和MLVDS输出驱动电路。预驱动电路输出端连接输出级电路，冷备份电路是输出级电路的一部分。预驱动电路用于产生8相等延迟开关信号，相邻两相开关信号的延迟差为TD，8相开关信号分别控制输出级电路中不同尺寸的MOS管是否导通；冷备份电路实现在电源浮空或接地条件下，输出端口耐正高压/负压漏电；MLVDS输出驱动电路用于提供足够大的驱动能力，同时在外部负载两端产生差分信号。
-
公开(公告)号：CN107147388B
公开(公告)日：2020-10-16
申请号：CN201710265919.7
申请日：2017-04-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/20 , H03K19/003
Abstract: 本发明公开了一种低潜通CMOS三态输出电路，包括输出驱动管栅端控制电路，防止栅端通过前级缓冲器对电源端漏电的传输门逻辑电路，阱电位偏置电路，阱偏置管栅电压控制电路以及输出驱动电路。本发明用途是一、电路上电后具有三态输出功能；二、电路输出端口具有冷备份功能，即电路电源电压为零时，端口对电源或地为高阻状态；三、电源电压下降过程中，电路输出端对电源或地为高阻，即保证输出端与总线的隔离，如果总线信号为高电平，不存在输出端口对电源或地端的漏电通路，电路可由正常上电状态切换至冷备份工作状态；四、处于冷备份状态时，如果输出端口所接总线信号为高低变化信号，不存在端口对电源或地的漏电通路,保证输出端口与总线的隔离。
-
公开(公告)号：CN109815099A
公开(公告)日：2019-05-28
申请号：CN201811625181.1
申请日：2018-12-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/34
Abstract: 本发明涉及一种JESD204B控制器验证方法，包括步骤：(1-1)、建立从待验证JESD204B控制器发送端到基准接收模块的发送验证链路；(1-2)、建立从基准发送模块到待验证JESD204B控制器接收端的接收验证链路；(1-3)、进行链路层验证，验证待验证JESD204B控制器的链路码组同步、初始化通道对齐功能是否正确；(1-4)、进行传输层验证，验证待验证JESD204B控制器链路配置数据是否与JESD204B协议一致、采样数据与帧数据的映射功能是否正确；(2-1)、待逻辑功能仿真验证通过后，将待验证的JESD204B控制器发送端和接收端代码下载到发送验证系统对应的FPGA中，完成板级实测验证。本发明结合仿真和上板调试模拟JESD204B控制器应用条件，提高JESD204B控制器验证的完备性和准确性。
-
Patent Agency Ranking
公开(公告)号：CN108322214A
公开(公告)日：2018-07-24
申请号：CN201810036978.1
申请日：2018-01-15
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明涉及一种无参考时钟输入的时钟和数据恢复电路，该电路包括高速采样器、二进制鉴相器、计数器、比较器、伪二进制搜索算法、数字滤波器、电压调整器、电流舵DAC和低相噪宽频率VCO。此时钟和数据恢复电路采用双环架构，首先通过粗调锁频环路进行频率快速锁定，保证采样时钟频率近似等于输入数据的速率。锁频环路调节完成后，电路进入精调锁相调节环路实现相位锁定，保证采样时钟沿处于数据的中间位置，以准确恢复出时钟和数据信息。此控制方式可实现宽速率范围工作，并不需外部参考时钟，具备较强的抖动容忍能力和快速的锁定能力。
-
公开(公告)号：CN118199565A
公开(公告)日：2024-06-14
申请号：CN202410222272.X
申请日：2024-02-28
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03K3/013 , H03K3/3565
Abstract: 本发明公开了一种施密特触发脉冲控制低噪声驱动电路。施密特触发器产生上升/下降沿检测脉冲，来控制CMOS输出驱动的电路结构，包括数据缓冲电路、CMOS输出驱动电路、脉冲发生器、脉冲控制输出驱动电路；本发明用于CMOS器件输出驱动电路中，其特点是通过上升/下降沿检测电路，产生控制输出驱动管的脉冲信号，在不影响电路传输时间及输出上升/下降时间的基础上，减小电路系统应用电源噪声及地噪声。
-
公开(公告)号：CN119696571A
公开(公告)日：2025-03-25
申请号：CN202411668054.5
申请日：2024-11-21
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03L7/087 , H03K19/173
Abstract: 本发明属于电子器件领域，具体涉及了一种抗SET加固的鉴频鉴相器，旨在解决现有的SET注入会改变PFD的输出逻辑状态，后级电路得到错误的相位差指示信号的问题。本发明包括：第一级单元的输出UP信号和输出DOWN信号作为输入控制逻辑的输入，输入控制逻辑输出四个指示信号；第一输出控制逻辑的输入为四个指示信号，输出为第一导通控制信号；第二级单元分别对UP信号和DOWN信号进行上升沿采样，输出两个指示信号；相位选择器的输入为参考时钟信号、反馈时钟信号和两个指示信号，其输出为第二输出控制逻辑的输入，第二输出控制逻辑输出第二导通控制信号。本发明在SET注入时不改变输出逻辑状态，后级得到正确的相位差指示信号。
-
公开(公告)号：CN114221297B
公开(公告)日：2025-03-07
申请号：CN202111435849.8
申请日：2021-11-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H02H5/04
Abstract: 本发明公开了一种使能控制的具有热滞回功能的过温保护电路，本发明电路包括启动电路、温度监测电路和输出级电路，采用使能信号控制电路的开启与关闭。启动电路用于使电路摆脱简并偏置点，温度监测电路监控芯片的温度，温度监测电路的输出与输出级电路连接，输出级电路输出过温控制信号，当芯片温度上升到过温开启阈值点时，过温控制信号发生跳变，控制芯片不再工作，从而使得芯片降温，同时，本发明电路还具有热滞回功能，当芯片温度下降到过温关断阈值点时，芯片重新正常工作，此外，本发明在温度监测电路中设计了电压反馈结构，防止过温控制信号跳变时发生热振荡现象，同时为电路产生了热滞回区间。
-
公开(公告)号：CN116242496A
公开(公告)日：2023-06-09
申请号：CN202310218456.4
申请日：2023-03-01
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明涉及一种新型的精度可调的温度传感器电路，上电完成后，感温电路开始工作，产生与温度相关的电压VREF和VT，跟随器电路保证电压V1的温度特性与VT一致，实现电平移位。比较器电路在时钟控制下比较VREF和V2的电压值，输出对应的高低信号，此信号经过锁存器锁定后，产生串行信号VA，串行信号VA经过串并转换电路产生10位控制信号反馈到电压控制网络以调整V2的输出值，通过逐次逼近调整，直到VREF和V2基本一致，系统达到稳定，最后通过数字信号VOUT[9:0]读出温度值。采用此架构功耗低，芯片面积小，省略了常规的ADC电路，易于集成，具备较高的测量精度以及较小的芯片面积和功耗，非常适用大规模混合集成电路进行温度监控。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.055 seconds)
