-
公开(公告)号：CN114759916A
公开(公告)日：2022-07-15
申请号：CN202210316283.5
申请日：2022-03-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 高速SRAM在高频工作模式下时钟输入频率异常(输入信号频率低于基础频率或直接变为固定信号)后重启PLL需要较长时间，本发明提供了一种SRAM用快速热启动PLL结构，包括：鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器。热启动控制电路是一个产生基础频率的控制电压产生模块。SRAM输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时，热启动控制电路会产生一个基础频率的控制电压给压控振荡器，保持PLL在一个设定的基础频率上进行自激振荡，当外部输入频率正常后，PLL将在这个频率基础上开始调频调相，快速进入再次锁定状态，该结构可以让SRAM更快速的进入正常工作状态。
-
公开(公告)号：CN109841240A
公开(公告)日：2019-06-04
申请号：CN201811573607.3
申请日：2018-12-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C7/06
Abstract: 本发明涉及一种SRAM型存储器高速灵敏放大器电路，在读取“1”存储单元时，通过电容C1的电荷保持特性，通过正反馈加快锁存放大器的整体响应速度，使放大器对输入电压差的要求大大降低，加快了SRAM型存储器读取“1”的速度；在读取“0”存储单元时，通过读取使能信号S的跳变对与非门I1的控制，依靠晶体管MP5快速上拉作用，读出存储数据，对输入电压差的要求大大降低，加快灵敏放大器的读出速度，加快了SRAM型存储器读取“0”的速度。本发明降低了灵敏放大器对输入压差的要求，提高了灵敏放大器的反应速度和处理能力。
-
公开(公告)号：CN104992723B
公开(公告)日：2017-12-01
申请号：CN201510320613.8
申请日：2015-06-11
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C11/413
Abstract: 本发明提供一种高可靠SRAM编译器控制电路，包括存储阵列、控制电路、灵敏放大器，该SRAM编译器控制电路结构相对固定，其组成在不同容量、位宽等条件下可以重用，在这些可复用单元的基础上，通过一定的拼接得到不同配置的SRAM电路，这就是SRAM的编译，在拼接基本单元时，SRAM的可靠性会随着SRAM容量的增大而下降，主要是因为随着容量的变大，SRAM在读操作时，经过相同的放电时间，被读取单元的两条位线之间的电压差不断缩小，本发明能够消除不同配置对于SRAM读出时位线之间电压差的影响，实现高可靠性。
-
公开(公告)号：CN106783858A
公开(公告)日：2017-05-31
申请号：CN201611241186.5
申请日：2016-12-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L27/112 , H01L27/115 , G11C17/12
Abstract: 本发明公开了一种栅氧化层反熔丝PROM存储单元版图结构，包括：选择NMOS晶体管，第一存储NMOS晶体管、第二存储NMOS晶体管，衬底接触区域；选择NMOS晶体管包括：第一N注入源区、第一栅、第一N注入漏区、第一接触孔和第二接触孔；第一存储NMOS晶体管包括：第二N注入源区、第二栅、第二N注入漏区和第三接触孔；第二存储NMOS晶体管包括：第三N注入源区、第三栅、第三N注入漏区、第四接触孔；衬底接触区域包括：P注入有源区、第五接触孔和第六接触孔。本发明通过增加并联的存储晶体管，提高了存储单元的编程后等效电阻的一致性，保证了存储单元的可靠性，并通过P型衬底接触，增强了存储单元的抗单粒子闩锁能力。
-
公开(公告)号：CN118230787A
公开(公告)日：2024-06-21
申请号：CN202311435134.1
申请日：2023-10-31
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G11C11/417 , G11C11/418 , G11C11/419 , G11C11/412
Abstract: 本发明涉及一种抗单粒子翻转的SRAM存储单元电路及存储器，电路包括3个PMOS管和6个NMOS管。PMOS管MP4和NMOS管MN4构成了反相器电路；PMOS管MP1，PMOS管MP2，NMOS管MN1，NMOS管MN2，NMOS管MN3构成了一个抗单粒子翻转的逻辑增强电路；NMOS管MN5和NMOS管MN6构成了数据传输端口。反相器输入端与Qb储存节点相连，输出端与Q储存节点相连，完成数据的锁存第一存储节点Q和第二存储节点Qb的互锁，提升了对抗单粒子翻转的性能，且MOS管数量相对较少，电路结构相对简单。当数据进行写操作时，CL信号开始进行输入，逻辑增强电路的第一、第二支路同时工作，使得存储单元的互锁能力减弱，更容易写入数据。
-
Patent Agency Ranking
公开(公告)号：CN109841240B
公开(公告)日：2020-10-16
申请号：CN201811573607.3
申请日：2018-12-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C7/06
Abstract: 本发明涉及一种SRAM型存储器高速灵敏放大器电路，在读取“1”存储单元时，通过电容C1的电荷保持特性，通过正反馈加快锁存放大器的整体响应速度，使放大器对输入电压差的要求大大降低，加快了SRAM型存储器读取“1”的速度；在读取“0”存储单元时，通过读取使能信号S的跳变对与非门I1的控制，依靠晶体管MP5快速上拉作用，读出存储数据，对输入电压差的要求大大降低，加快灵敏放大器的读出速度，加快了SRAM型存储器读取“0”的速度。本发明降低了灵敏放大器对输入压差的要求，提高了灵敏放大器的反应速度和处理能力。
-
公开(公告)号：CN111192619A
公开(公告)日：2020-05-22
申请号：CN201911360816.4
申请日：2019-12-25
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C17/18
Abstract: 一种基于栅氧击穿型反熔丝存储阵列的编程系统及方法，通过包括编程控制模块、数据存储模块、反熔丝单元编程模块、数据判断模块的编程系统，采用对原始数据进行写入并对编程后数据进行判断的方法，检验首次编程成功率并对失败部分进行标记，对标记后数据单独进行重复编程以保证编程电压、电流更加集中于未编程成功单元，可大幅提高编程成功率，并进一步减少击穿电路的离散性，提高数据读出可靠性。
-
公开(公告)号：CN104637522B
公开(公告)日：2017-09-05
申请号：CN201410827912.6
申请日：2014-12-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C7/22
Abstract: 一种脉宽自适应的可配置存储器IP结构，包括存储阵列(10)、灵敏放大及读写电路SA&WR(11)、行译码电路(12)、列译码&MUX&预充电路(14)、优化配置电路(20)、脉冲配置模块(22)、驱动(24)、1个伪单元行(25)、n个伪单元列(26)、带预置功能灵敏放大SA(27)。本发明脉宽自适应的可配置存储器IP结构在上电时，通过存储器IP结构内置的优化配置电路(20)产生一次不同脉冲宽度的内部读操作，并对读回数据查表分析，最终确定适合器件工作环境的存储器IP结构的优化后脉冲宽度，本发明以一定的芯片面积代价优化了存储器读取时序，进而优化了存储器IP结构的读取速度及动态功耗。
-
公开(公告)号：CN105609504A
公开(公告)日：2016-05-25
申请号：CN201510993638.4
申请日：2015-12-25
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L27/11
CPC classification number: H01L27/1104
Abstract: 一种阱隔离型抗SEU多节点翻转存储单元版图结构，包括阱隔离区域(201)、(202)、(203)，DICE单元区域(101)、(103)、(105)、(107)，DICE单元(102)、(104)、(106)、(108)。阱隔离区域交叉布局在两个DICE单元区域中间。本发明与现有的技术相比，在有效地分离DICE存储单元结构中的所有敏感节点对的同时，进一步增加了敏感节点对间的距离，阱隔离结构还有利于减小敏感节点对间的寄生双极型晶体管效应和电荷共享效应，大大抑制了DICE单元中由SEU引起的多节点翻转，大幅度提高了抗辐射SRAM的抗SEU性能。
-
公开(公告)号：CN114740934B
公开(公告)日：2024-04-05
申请号：CN202210472058.0
申请日：2022-04-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G05F1/56
Abstract: 本发明公开了一种大驱动均衡式LDO电路，包括：初始电压快速建立模块、电压调节反馈回路以及功率组合模块；其中，功率组合模块由功率NMOS管、开关PMOS管和驱动NMOS管串联组成，开关PMOS管的源端连接功率NMOS管的源端，开关PMOS管的源端和漏端分别提供大驱动均衡式LDO的输出电压；初始电压快速建立模块，用于驱动功率NMOS管，通过连接电压调节反馈回路输出稳定电压；电压调节反馈回路，用于比较大驱动均衡式LDO的输出电压与基准电压，调节功率NMOS管的栅端电压。本发明LDO电路可以为不同电路模块提供均衡式稳定电压，实现驱动大电流，负载均衡，同时减少芯片子模块之间电源相互影响。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.221 seconds)
