-
公开(公告)号：CN110083492A
公开(公告)日：2019-08-02
申请号：CN201910351235.8
申请日：2019-04-28
Applicant: 北京控制工程研究所
IPC: G06F11/18
Abstract: 本发明提供了一种电路关键寄存器三模冗余加固方法及装置，属于寄存器技术领域。所述方法包括：确定电路中各时序路径对应的第一时延，并将各时序路径对应的第一时延中的最大的确定为关键路径，其余为非关键路径；确定各非关键路径进行三模冗余加固后对应的第二时延；将各个非关键路径的第二时延分别与关键路径对应的第一时延进行比较，将第二时延不大于关键路径对应的第一时延的非关键路径确定为待加固路径；对待加固路径上的寄存器进行三模冗余加固。该方法实现简单有效，消除了传统三模冗余加固方法对系统性能造成的不利影响，提升了电路可靠性，并且将因加固产生的额外开销控制在不影响系统性能的合理范围内，具有很高的实际应用价值。
-
公开(公告)号：CN109558649A
公开(公告)日：2019-04-02
申请号：CN201811327576.3
申请日：2018-11-08
Applicant: 北京控制工程研究所
IPC: G06F17/50
Abstract: 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法，通过构建参数化的寄存器故障仿真模型，将芯片网表中的正常寄存器仿真模型随机替换为寄存器故障仿真模型，替换的数量由空间环境设置的宇航芯片的错误翻转率和芯片中寄存器的总数决定，寄存器的错误发生时间在0到最大仿真时间中随机选择，通过仿真工具模拟仿真故障模块行为，进而验证芯片级寄存器容错策略的有效性。本发明无需分析代码，也无需单独设计测试用例，既可以对单粒子效应软错误进行仿真，也可对高能单粒子效应形成的硬错误进行仿真。本发明的方法可以支持宇航辐射加固研究，可以应用于单粒子效应故障容错设计的验证分析。
-
公开(公告)号：CN106339531A
公开(公告)日：2017-01-18
申请号：CN201610676527.5
申请日：2016-08-16
Applicant: 北京控制工程研究所
IPC: G06F17/50
CPC classification number: G06F17/5027
Abstract: 一种C单元加固的组合逻辑单元电路结构生成方法，首先根据选取需要加固的组合逻辑单元，分别加入C单元电路结构，得到加固组合逻辑单元及元逻辑描述，然后根据加固组合逻辑单元逻辑描述生成测试向量，遍历C单元中MOS管宽度，得到延时最小值对应的MOS管宽度值，进而得到加固组合逻辑单元电路结构，最后使用测试向量对得到的加固组合逻辑单元电路结构进行测试，得到特征化参数。
-
公开(公告)号：CN119718746A
公开(公告)日：2025-03-28
申请号：CN202411802174.X
申请日：2024-12-09
Applicant: 北京控制工程研究所
Abstract: 本发明涉及空间容错技术领域，特别涉及一种多维度COTS器件智能计算系统可靠性设计方法。方法包括：在所述智能计算模块和每一个对外接口模块内部分别设置一个对应的故障检测和恢复模块、设置一个分别与所述智能计算模块和所述对外接口模块连接的长时延系统级看门狗；长时延系统级看门狗包括锁存仲裁电路和多路长时延脉冲发生器，锁存仲裁电路用于接收智能计算模块和N个对外接口模块发送的清除信号，经锁存和仲裁后分别对每路长时延脉冲发生器的计时进行清除，若计时超出第一设定时延后输出第一复位信号，对对应的智能计算模块或对外接口模块进行复位重启。本方案，采用两级可靠性设计，相较于备份设计，可以节省对空间和计算资源的占用。
-
公开(公告)号：CN119621614A
公开(公告)日：2025-03-14
申请号：CN202411706797.7
申请日：2024-11-26
Applicant: 北京控制工程研究所
Abstract: 本发明公开了一种基于SPI接口的可靠性数据传输方法，属于数据通信技术领域。方法包括：所述SPI接口包括主控端和从控端，所述从控端设置有从控发送队列，从控端当存在所需向主控端发送的从控数据时，将从控数据写入至所述从控发送队列中；所述方法还包括：主控端周期性按照发送数据帧格式向从控端发送主控数据；从控端针对主控端每次发送的主控数据向主控端进行数据反馈，通过结合主控端发送的主控数据以及所述从控发送队列中是否存在从控数据，确定向主控端进行数据反馈时是否反馈有效数据；其中，从控端是按照接收数据帧格式向主控端进行数据反馈的。本发明能够提高SPI接口的主从端数据传输的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN116257396A
公开(公告)日：2023-06-13
申请号：CN202310176585.1
申请日：2023-02-14
Applicant: 北京控制工程研究所
IPC: G06F11/22 , G06F11/263 , G06F9/30
Abstract: 本发明提供了一种基于HDL的寄存器文件单粒子故障注入测试系统及方法。该方法在RTL级通过增加故障注入控制模块，同时对寄存器文件读写端口进行修改，在正常的读写端口之外，再增加一路写端口和一路读端口，该对读写端口用于故障注入，可以实现以不同的方式(随机或定概率)向寄存器文件的不同位置(精确到bit)注入不同类型的单粒子故障(SEU和MBU)。本方法结合VCS仿真工具，可以在容错设计前期获取容错方法的有效性，可以通过故障注入及程序运行结果统计，获取容错设计前后的故障率变化，以确定当前的容错算法是否有效，为容错方法改进提供依据。
-
公开(公告)号：CN108647161B
公开(公告)日：2020-07-14
申请号：CN201810340474.9
申请日：2018-04-17
Applicant: 北京控制工程研究所
Abstract: 一种记录访存地址历史的硬件监测电路，包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器。本发明与现有技术相比，通过采用两级优先级内容寻址存储体，可对多个非连续的地址空间进行监测，监测粒度可以进行配置选择，实现监测范围和监测粒度的折衷优化，为热备份计算机中单机失步后的数据信息同步过程提供了硬件支持。
-
公开(公告)号：CN106339531B
公开(公告)日：2019-07-12
申请号：CN201610676527.5
申请日：2016-08-16
Applicant: 北京控制工程研究所
IPC: G06F17/50
Abstract: 一种C单元加固的组合逻辑单元电路结构生成方法，首先根据选取需要加固的组合逻辑单元，分别加入C单元电路结构，得到加固组合逻辑单元及元逻辑描述，然后根据加固组合逻辑单元逻辑描述生成测试向量，遍历C单元中MOS管宽度，得到延时最小值对应的MOS管宽度值，进而得到加固组合逻辑单元电路结构，最后使用测试向量对得到的加固组合逻辑单元电路结构进行测试，得到特征化参数。
-
公开(公告)号：CN106375658B
公开(公告)日：2019-05-24
申请号：CN201610814709.4
申请日：2016-09-09
Applicant: 北京控制工程研究所
Abstract: 一种通用的甚高精度图像处理VLSI验证方法，首先根据当前相机类型进行参数配置，获取相机源图像并转换得到TEXTIO格式的原图数据和标准解数据，然后在多个重复的行有效周期中像素时钟的有效沿依次将原图数据发送至相机的数据总线或者数据信号线上，对数据总线或者数据信号线上的数据进行甚高精度图像处理及读取，得到TEXTIO格式的甚高精度图像处理结果数据，最后将处理结果数据与标准解数据进行比对，得到误差像素的位置、灰度值差值，进而得到调整阈值分布后的图像及验证结果。
-
公开(公告)号：CN106844281A
公开(公告)日：2017-06-13
申请号：CN201611045933.8
申请日：2016-11-22
Applicant: 北京控制工程研究所
IPC: G06F15/76
CPC classification number: G06F15/76 , G06F2015/765
Abstract: 一种适用于PowerPC处理器的高可靠指令Cache，包括AXI总线接口单元、指令Cache块缓存器、指令Cache控制器、指令Cache的数据存储体、命中检查器、指令寄存器、指令校验电路、指令校验码读出寄存器、校验码生成逻、校验码缓存器、检验码存储体，克服了现有的Cache不适用于航天、军事、工业控制等工作环境较恶劣领域，容易导致存储数据出现错误的问题，通过指令Cache的检错纠错功能增强了PowerPC处理器在恶劣工作环境的适应性，提高PowerPC处理器的可靠性，通过扩展ECC+Parity校验码数据通路，提高了指令Cache的可靠性，具有较好的使用价值。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.025 seconds)
