-
公开(公告)号：CN105956302B
公开(公告)日：2019-07-12
申请号：CN201610306021.5
申请日：2016-05-10
Applicant: 北京控制工程研究所
IPC: G06F17/50
Abstract: 一种可配置的抗辐射芯片前端网表自动生成方法，采用可配置的抗辐射数字标准单元库进行设计，并采用可配置的TIP的测试激励来进行验证，步骤为：基于IP构建起芯片的RTL代码；采用抗辐射指标可配置的单元库进行综合；基于IP构建可配置的测试集合；根据IP在芯片设计时的参数定义配置相应的测试集合；基于配置后的测试集合和设计的RTL代码构建起仿真验证环境；启动仿真验证并将相应的测试集合注入以验证设计的正确性；验证其正确性后生成最终的前端网表。本发明方法实现简单并且大幅减少了基于IP的抗辐射芯片设计与验证的开销，提升了基于IP的抗辐射加固的芯片设计与验证的效率，实现了前端网表的高效自动生成。
-
Patent Agency Ranking
公开(公告)号：CN106325767B
公开(公告)日：2019-02-15
申请号：CN201610677216.0
申请日：2016-08-16
Applicant: 北京控制工程研究所
IPC: G06F3/06
Abstract: 一种基于时间参数拟合处理的异步数据存储方法，首先将目标原始数据预置异步存储单元中，获取目标数据后存储至异步存储单元中，并根据当前FPGA确定采集时刻点数量，然后对目标数据按照采集时刻点进行数据采集，得到采集时刻点确认集合，将采集时刻点确认集合中数据依次与异步存储单元预置的原始数据进行对比，得到每个采集时刻点的有效权重系数，最后根据有效权重系数选取得到适应的采集时刻点，控制外部控制算法处理模块进行数据采集、处理，完成处理数据存储。本发明解决了现有技术使用异步存储单元与其他功能模块进行数据交互时，数据采集输出响应时间易随外部环境变化的问题，为异步存储单元数据提供了高速、稳定、可靠的读取访问方法。
-
公开(公告)号：CN106339531A
公开(公告)日：2017-01-18
申请号：CN201610676527.5
申请日：2016-08-16
Applicant: 北京控制工程研究所
IPC: G06F17/50
CPC classification number: G06F17/5027
Abstract: 一种C单元加固的组合逻辑单元电路结构生成方法，首先根据选取需要加固的组合逻辑单元，分别加入C单元电路结构，得到加固组合逻辑单元及元逻辑描述，然后根据加固组合逻辑单元逻辑描述生成测试向量，遍历C单元中MOS管宽度，得到延时最小值对应的MOS管宽度值，进而得到加固组合逻辑单元电路结构，最后使用测试向量对得到的加固组合逻辑单元电路结构进行测试，得到特征化参数。
-
公开(公告)号：CN106339531B
公开(公告)日：2019-07-12
申请号：CN201610676527.5
申请日：2016-08-16
Applicant: 北京控制工程研究所
IPC: G06F17/50
Abstract: 一种C单元加固的组合逻辑单元电路结构生成方法，首先根据选取需要加固的组合逻辑单元，分别加入C单元电路结构，得到加固组合逻辑单元及元逻辑描述，然后根据加固组合逻辑单元逻辑描述生成测试向量，遍历C单元中MOS管宽度，得到延时最小值对应的MOS管宽度值，进而得到加固组合逻辑单元电路结构，最后使用测试向量对得到的加固组合逻辑单元电路结构进行测试，得到特征化参数。
-
公开(公告)号：CN106325767A
公开(公告)日：2017-01-11
申请号：CN201610677216.0
申请日：2016-08-16
Applicant: 北京控制工程研究所
IPC: G06F3/06
CPC classification number: G06F3/0614 , G06F3/0658
Abstract: 一种基于时间参数拟合处理的异步数据存储方法，首先将目标原始数据预置异步存储单元中，获取目标数据后存储至异步存储单元中，并根据当前FPGA确定采集时刻点数量，然后对目标数据按照采集时刻点进行数据采集，得到采集时刻点确认集合，将采集时刻点确认集合中数据依次与异步存储单元预置的原始数据进行对比，得到每个采集时刻点的有效权重系数，最后根据有效权重系数选取得到适应的采集时刻点，控制外部控制算法处理模块进行数据采集、处理，完成处理数据存储。本发明解决了现有技术使用异步存储单元与其他功能模块进行数据交互时，数据采集输出响应时间易随外部环境变化的问题，为异步存储单元数据提供了高速、稳定、可靠的读取访问方法。
-
公开(公告)号：CN105956302A
公开(公告)日：2016-09-21
申请号：CN201610306021.5
申请日：2016-05-10
Applicant: 北京控制工程研究所
IPC: G06F17/50
CPC classification number: G06F17/5081
Abstract: 一种可配置的抗辐射芯片前端网表自动生成方法，采用可配置的抗辐射数字标准单元库进行设计，并采用可配置的TIP的测试激励来进行验证，步骤为：基于IP构建起芯片的RTL代码；采用抗辐射指标可配置的单元库进行综合；基于IP构建可配置的测试集合；根据IP在芯片设计时的参数定义配置相应的测试集合；基于配置后的测试集合和设计的RTL代码构建起仿真验证环境；启动仿真验证并将相应的测试集合注入以验证设计的正确性；验证其正确性后生成最终的前端网表。本发明方法实现简单并且大幅减少了基于IP的抗辐射芯片设计与验证的开销，提升了基于IP的抗辐射加固的芯片设计与验证的效率，实现了前端网表的高效自动生成。
-
-
-
-
-
Search Results
6
records
(took 0.12 seconds)
