-
公开(公告)号：CN112948294A
公开(公告)日：2021-06-11
申请号：CN202110297635.2
申请日：2021-03-19
Applicant: 北京控制工程研究所
Abstract: 本发明涉及面向SOC的全域并行收发数据的双通道SpaceWire控制器及控制方法，属于芯片设计领域；采用读写分离的通道主动申请总线、自主并行收发数据，无需SOC中CPU参与；收发数据采用分时分块传输，每次猝发传输；并行传输数据通过增加CRC校验和ID号的机制保证数据传输的可靠性和一致性。本发明实现了高速总线控制器在数据链路端实现自主传输数据的要求，并可应用于SOC中含高速总线接口的设计中，具有较高的可移植性和通用性。
-
公开(公告)号：CN105956302B
公开(公告)日：2019-07-12
申请号：CN201610306021.5
申请日：2016-05-10
Applicant: 北京控制工程研究所
IPC: G06F17/50
Abstract: 一种可配置的抗辐射芯片前端网表自动生成方法，采用可配置的抗辐射数字标准单元库进行设计，并采用可配置的TIP的测试激励来进行验证，步骤为：基于IP构建起芯片的RTL代码；采用抗辐射指标可配置的单元库进行综合；基于IP构建可配置的测试集合；根据IP在芯片设计时的参数定义配置相应的测试集合；基于配置后的测试集合和设计的RTL代码构建起仿真验证环境；启动仿真验证并将相应的测试集合注入以验证设计的正确性；验证其正确性后生成最终的前端网表。本发明方法实现简单并且大幅减少了基于IP的抗辐射芯片设计与验证的开销，提升了基于IP的抗辐射加固的芯片设计与验证的效率，实现了前端网表的高效自动生成。
-
公开(公告)号：CN106325767B
公开(公告)日：2019-02-15
申请号：CN201610677216.0
申请日：2016-08-16
Applicant: 北京控制工程研究所
IPC: G06F3/06
Abstract: 一种基于时间参数拟合处理的异步数据存储方法，首先将目标原始数据预置异步存储单元中，获取目标数据后存储至异步存储单元中，并根据当前FPGA确定采集时刻点数量，然后对目标数据按照采集时刻点进行数据采集，得到采集时刻点确认集合，将采集时刻点确认集合中数据依次与异步存储单元预置的原始数据进行对比，得到每个采集时刻点的有效权重系数，最后根据有效权重系数选取得到适应的采集时刻点，控制外部控制算法处理模块进行数据采集、处理，完成处理数据存储。本发明解决了现有技术使用异步存储单元与其他功能模块进行数据交互时，数据采集输出响应时间易随外部环境变化的问题，为异步存储单元数据提供了高速、稳定、可靠的读取访问方法。
-
公开(公告)号：CN117764015A
公开(公告)日：2024-03-26
申请号：CN202311574858.4
申请日：2023-11-23
Applicant: 北京控制工程研究所
IPC: G06F30/367 , G06F115/12
Abstract: 本发明涉及高速信号完整性设计技术领域，特别涉及一种基于总线板的星上计算机接口电路信号完整性分析方法。方法包括：分别对两个连接器进行3D建模，以分别对每一个连接器进行频率响应仿真分析，得到两个连接器的反射参数；对两个子卡的传输线路分别进行反射参数提取；对总线板的传输线路进行反射参数提取；基于两个子卡的传输线路的反射参数、总线板的传输线路的反射参数以及两个连接器的反射参数，对整体链路进行仿真拓扑，以对整体链路进行系统级模拟，得到整体链路的传输特性曲线，以进一步根据传输特性曲线进行信号完整性分析，那么可以在设计初期发现并解决信号完整性问题，缩短开发周期，降低开发成本。
-
公开(公告)号：CN112948294B
公开(公告)日：2024-02-09
申请号：CN202110297635.2
申请日：2021-03-19
Applicant: 北京控制工程研究所
Abstract: 本发明涉及面向SOC的全域并行收发数据的双通道SpaceWire控制器及控制方法，属于芯片设计领域；采用读写分离的通道主动申请总线、自主并行收发数据，无需SOC中CPU参与；收发数据采用分时分块传输，每次猝发传输；并行传输数据通过增加CRC校验和ID号的机制保证数据传输的可靠性和一致性。本发明实现了高速总线控制器在数据链路端实现自主传输数据的要求，并可应用于SOC中含高速总线接口的设计中，具有较高的可移植性和通用性。(56)对比文件巴峰;陈湘陇;华广胜;经小川;杨铭.测试系统的SpaceWire节点控制器的研发.现代测量与实验室管理.2016,(第02期),全文.柳萌;安军社;史毅龙;江源源;姜文奇.SpaceWire高速总线节点控制器的设计与实现.电子技术应用.2018,(第11期),全文.
-
Patent Agency Ranking
公开(公告)号：CN115296795A
公开(公告)日：2022-11-04
申请号：CN202210761754.3
申请日：2022-06-29
Applicant: 北京控制工程研究所
Abstract: 一种混合加密信息处理与通信片上系统及方法，基于硬件混合加密思想设计，采用符合国密标准的SM2/SM3/SM4加解密计算方法，相比于传统的基于软件的信息加密方法，具有加解密运行速度快、不增加处理器任务负担、不易被暴力攻破等特点。本发明解决了传统的基于软件的信息加密方法中处理器任务负载加重、易被硬件暴力攻击和破解等问题，适合应用于航空航天、智能电网、高铁船舶等关键领域的智能控制系统，也可推广应用至智能网关、智能门锁等商用信息安全领域。
-
公开(公告)号：CN115295039A
公开(公告)日：2022-11-04
申请号：CN202210759362.3
申请日：2022-06-29
Applicant: 北京控制工程研究所
IPC: G11C11/406 , G11C29/42
Abstract: 一种抗单粒子翻转效应累积的存储器闲时刷新方法及系统，在处理器访问存储器稀疏或空闲时，启动读取操作对存储器中的数据进行刷新，并对已经发生单粒子翻转的数据进行校验和纠正，且记录错误现场和向处理器发送中断，将错误发生地址、读取的源数据和校验码存储到相应的寄存器中，待处理器读取判断；刷新过程由可编程存储器自主访问部件执行，刷新期间处理器可执行除存储器访问之外的其他运算程序；刷新过程结束后处理器可正常访问存储器。本发明能够在处理器访问存储器任务稀疏或空闲的状态下，不占用处理器的运算资源，自主完成存储器的刷新任务，防止空间应用中存储器单粒子翻转产生的错误发生累积，由单位错变为双位错或多位错。
-
公开(公告)号：CN114840257A
公开(公告)日：2022-08-02
申请号：CN202210301072.4
申请日：2022-03-24
Applicant: 北京控制工程研究所
Abstract: 一种可编程归一化协处理器数据处理系统及方法，该方法设计了一种通用数据处理架构，降低逻辑资源占用，提高数据处理速度，减少软件计算量，将复杂、多种类的数据处理归一化，该方法高效、灵活且具有普适性。已经成功应用于星载新一代微型静态红外地球敏感器研制。
-
公开(公告)号：CN117851317A
公开(公告)日：2024-04-09
申请号：CN202410214507.0
申请日：2024-02-27
Applicant: 北京控制工程研究所
Abstract: 本发明涉及航空航天技术领域，特别涉及一种基于FACE的抽象平台和IO设备模型实现方法。平台包括：操作系统层、IO服务层、传输服务层、特定平台服务层和可移植组件层；操作系统层包括系统服务模块和IO管理模块；IO管理模块用于提供IO驱动；IO服务层利用对应IO驱动从对应IO设备采集硬件数据，在分析出目标接口和将硬件数据转换为目标数据后，发送给特定平台服务层；特定平台服务层用于将目标数据发送至可移植组件层；可移植组件层用于利用目标数据实现目标可移植应用后，将结果发送至外部的计算机系统。本方案为各种类、各厂家的IO设备管理提供了抽象平台，可以实现跨平台IO服务，极大地提高了通用性和可扩展性。
-
公开(公告)号：CN110083492B
公开(公告)日：2023-03-07
申请号：CN201910351235.8
申请日：2019-04-28
Applicant: 北京控制工程研究所
IPC: G06F11/18
Abstract: 本发明提供了一种电路关键寄存器三模冗余加固方法及装置，属于寄存器技术领域。所述方法包括：确定电路中各时序路径对应的第一时延，并将各时序路径对应的第一时延中的最大的确定为关键路径，其余为非关键路径；确定各非关键路径进行三模冗余加固后对应的第二时延；将各个非关键路径的第二时延分别与关键路径对应的第一时延进行比较，将第二时延不大于关键路径对应的第一时延的非关键路径确定为待加固路径；对待加固路径上的寄存器进行三模冗余加固。该方法实现简单有效，消除了传统三模冗余加固方法对系统性能造成的不利影响，提升了电路可靠性，并且将因加固产生的额外开销控制在不影响系统性能的合理范围内，具有很高的实际应用价值。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.027 seconds)
