-
公开(公告)号：CN116558517A
公开(公告)日：2023-08-08
申请号：CN202310199868.8
申请日：2023-03-06
Applicant: 北京大学
Abstract: 本发明公开一种路径规划方法、装置及自动驾驶车辆控制系统，其中，路径规划方法，包括：获取已训练好的基于DQN算法的第一路径规划网络及高速公路上车辆行驶的参数配置及行驶数据，所述第一路径规划网络为以高速公路上车辆行驶路径规划为应用场景进行训练获得的人工神经网络模型；将人工神经网络模型通过工具链转换成脉冲神经网络模型；将脉冲神经网络模型通过工具链映射，生成用于将脉冲神经网络模型部署在硬件系统的帧文件；将帧文件部署在硬件系统上以根据车辆的行驶数据对高速公路上自动驾驶车辆的路径进行实时控制。本发明可以实现自动驾驶中的路径规划系统的高精度和低功耗。
-
公开(公告)号：CN116504777A
公开(公告)日：2023-07-28
申请号：CN202310266883.X
申请日：2023-03-15
Applicant: 北京大学
Abstract: 本发明提供集成电路中电源通孔连接完整性的检测方法、装置及设备，涉及集成电路技术，包括：基于第一检测金属层和第二检测金属层之间的预设电源交点确定目标坐标列表；第一检测金属层和第二检测金属层为相邻的两层金属层；基于第一检测金属层和第二检测金属层之间的待检测电源通孔确定待检测坐标列表；将目标坐标列表和待检测坐标列表作对比，得到电源通孔连接完整性的检测结果。本发明将相邻金属层之间的目标坐标列表和待检测坐标列表作对比，将集成电路中电源通孔连接完整性的检测由多次遍历数据库检索转变为对坐标列表的比较处理，得到电源通孔连接完整性的检测结果，可避免多次访问数据库导致时间开销大的问题，节省服务器内存资源。
-
公开(公告)号：CN116155843A
公开(公告)日：2023-05-23
申请号：CN202310050275.5
申请日：2023-02-01
Applicant: 北京大学
Abstract: 本发明涉及一种基于PYNQ的脉冲神经网络芯片数据通信方法及系统，分别设置上、下行FIFO处理过程并结合运用DMA存取模块，使用ZYNQ PS替代现有技术方案使用的上位机，提高系统便携性和产品供应稳定性，使用FIFO缓存器替代现有技术方案使用的BRAM，能够大幅节省脉冲神经网络芯片数据通信过程中的FPGA BRAM资源占用，且能够实现数据帧在FIFO缓存器中存入与取出同时进行，有效降低数据传输时间，实现较好的数据传输性能。
-
公开(公告)号：CN116124183A
公开(公告)日：2023-05-16
申请号：CN202310418208.4
申请日：2023-04-19
Applicant: 北京大学
Abstract: 本申请涉及集成电路设计领域，提供一种电容读出电路及电容读出方法。所述电路包括：电容采样电路的输出端与跨导放大器的输入端相连接；跨导放大器的输出端与流控振荡器的输入端相连接；流控振荡器的输出端与双鉴频鉴相器的输入端相连接；双鉴频鉴相器的输出端与三态逻辑器的输入端相连接；三态逻辑器的输出端与数模转换器的输入端相连接；数模转换器的输出端与跨导放大器的输入端相连接。本申请实施例提供的电容读出电路可以实现一次采样多次转换，在保证电容读出电路的读出精度的同时，减少了数字化转换的时间，进而提高了电容读出电路的读出能效，降低了读出延迟。
-
公开(公告)号：CN115995256B
公开(公告)日：2023-05-16
申请号：CN202310287511.5
申请日：2023-03-23
Applicant: 北京大学
IPC: G11C16/10
Abstract: 本发明提供了一种自校准电流编程及电流计算型存内计算电路及其应用，属于新型存储与计算技术领域。本发明的计算单元由两个电流编程多值eDRAM单元通过伪差分组合构成，电流编程多值eDRAM单元由三个晶体管与一个存储电容构成，三个晶体管分别为一个写入管和两个自共源共栅连接的读出晶体管，利用电流编程电路实现存内计算电路的操作。相比于传统的电压编程电流计算型存内计算电路，本发明电流编程与电流计算能够让模拟存内计算有更高的精度与能效，对电压、温度和工艺涨落有更好的鲁棒性，具有广阔的应用前景。
-
Patent Agency Ranking
公开(公告)号：CN114741267A
公开(公告)日：2022-07-12
申请号：CN202210195670.8
申请日：2022-03-01
Applicant: 北京大学
Abstract: 本发明提供一种显示数据存储量的异步FIFO及数据存储量显示方法，所述异步FIFO包括：存储模块、读写控制模块和存储量控制模块；读写控制模块用于在检测到读使能信号和/或写使能信号的情况下，基于当前数据存储量，确定当前存储状态，并基于当前存储状态生成读状态信号和/或写状态信号；存储模块用于基于读状态信号和/或写状态信号，更新当前读地址值和/或当前写地址值；存储量控制模块用于基于当前读地址值和当前写地址值，更新并显示当前数据存储量。本发明能够实时显示FIFO的当前数据存储量，避免传统方法中异步FIFO在显示空满标志时留有余量导致虚空虚满，进而降低读写可操作空间的问题。
-
公开(公告)号：CN114723038A
公开(公告)日：2022-07-08
申请号：CN202210201047.9
申请日：2022-03-03
Applicant: 北京大学
Abstract: 本发明公开一种基于目标检测的模型转换方法、装置、设备及存储介质，其中，基于目标检测的模型转换方法，包括：通过调整网络层方式将目标检测的算法模型转换为第一神经网络模型；对第一神经网络模型进行训练，确定模型参数；对训练后的第一神经网络模型中调整后的网络层采用基于全局信息的通道级参数标定方式进行脉冲化，获得第二神经网络模型。本发明可以实现一种应用于目标检测的低延迟高精度的模型转换方法。
-
公开(公告)号：CN113741857A
公开(公告)日：2021-12-03
申请号：CN202110853005.9
申请日：2021-07-27
Applicant: 北京大学
Abstract: 本发明涉及一种乘累加运算电路，包括：图像传感器、模拟‑随机数转换器、以及随机计算模块；所述图像传感器，用于接收图像的像素信息，并将所述像素信息转换成模拟电压；所述模拟‑随机数转换器，与所述图像传感器连接，用于从所述图像传感器获取所述模拟电压，将所述模拟电压译码生成随机数；所述随机计算模块，与所述模拟‑随机数转换器连接，用于根据所述随机数执行神经网络的乘累加运算，得到卷积神经网络的一层计算结果。本发明减小了随机计算电路中乘累加单元的能耗，提升了计算效率。
-
公开(公告)号：CN111046621B
公开(公告)日：2021-08-10
申请号：CN201911337374.1
申请日：2019-12-23
Applicant: 北京大学
IPC: G06F30/367
Abstract: 本发明实施例提供一种回滞类器件的ESD行为级模型电路，该电路中，自热电容和所述自热电阻并联后与流控电流源串联；压控电压源产生的电压受自热电容的电压的控制；压控电压源、第一电阻、第二压控开关和第一电压源串联组成泄放电路，泄放电路的电压为第一压控开关的控制电压；第一电压源用于表示回滞类器件的电压；流控电流源产生的电流受泄放电路的电流控制；第一压控开关与维持电路串联后再与泄放电路并联；第二压控开关与第一电压源串联后再与漏电电阻并联；维持电路的电压为第二压控开关的控制电压。本发明实施例提供的电路，实现了构建一个包含ESD特性的行为级模型，能够简化电路结构，方便ESD参数的写入。
-
公开(公告)号：CN109473481B
公开(公告)日：2020-11-03
申请号：CN201811050917.7
申请日：2018-09-10
Applicant: 北京大学
IPC: H01L29/786
Abstract: 本发明实施例提供一种基于FDSOI的gg‑NMOS器件，包括：漏区、沟道区、P型衬底、埋氧区及N阱注入区；埋氧区形成于P型衬底的上部，漏区及沟道区形成于埋氧区的上部；N阱注入区形成于P型衬底的上部且N阱注入区与埋氧区连接，N阱注入区与沟道区的耦合面积大于零；静电输入端分别与N阱注入区及漏区连接。本发明实施例通过在P型衬底上形成N阱注入区，并将N阱注入区与漏区相连接，能够减小触发电压，从而满足FDSOI工艺下内部核心电路的ESD设计窗口，提供有效的ESD保护。并且，可以通过移动N阱注入区边界的位置来改变N阱注入区与沟道区的耦合面积，从而实现对触发电压的调节，从而满足不同的ESD防护需求。
-
-
-
-
-
-
-
-
-
Search Results
228
records
(took 0.028 seconds)
