-
公开(公告)号：CN120017567A
公开(公告)日：2025-05-16
申请号：CN202510476261.9
申请日：2025-04-16
Applicant: 北京大学
IPC: H04L45/00 , G06F15/78 , G06F15/173 , H04L47/12
Abstract: 本发明涉及通信领域，提供了一种片上网络装置及路由方法，该装置包括：多个六边形拓扑结构的核心节点，每个核心节点包括六个通信通道模块和路由模块，六个通信通道模块分别与六个相邻的核心节点相连；路由模块包括输入分配器、输出仲裁器、同步先入先出队列单元和本地输出缓存，输入分配器用于根据数据包的目标地址和路由算法将数据包分配到特定的输出通道，输出仲裁器用于在多个数据包竞争同一输出通道时选择优先级较高的数据包进行传输；六个通信通道模块按照顺时针方向依次为XY+、X+、Y‑、XY‑、X‑和Y+方向。本发明解决了现有技术中片上网络通信带宽低、难以适应不同拥塞场景的问题，实现了高通信带宽、无死锁的路由机制。
-
公开(公告)号：CN119988804A
公开(公告)日：2025-05-13
申请号：CN202411811284.2
申请日：2024-12-10
Applicant: 北京大学
IPC: G06F17/15 , G06N3/065 , G06N3/0464
Abstract: 本发明提供一种基于类脑芯片硬件优化的卷积计算方法及装置，属于计算机技术领域，方法包括构建延时层和卷积计算层，卷积计算层包括至少一卷积核，卷积核按照半折叠形式映射至类脑芯片的交叉阵列架构，延时层的数量基于卷积核的宽度确定；基于延时层和卷积计算层分别对接收到的输入特征图进行对齐和卷积计算，卷积计算层基于卷积核在行/列维度对延时层输出的特征图进行拆分，在列/行维度采用时分复用的方式对拆分后的特征图进行计算，得到输出特征图。本发明采用半折叠映射方式，通过在行/列维度折叠，减少所需的硬件资源，在列/行维度展开计算，保证计算的并行性，提高计算速度，能够在确保计算效率的同时，有效降低资源占用率与功耗。
-
公开(公告)号：CN119442990A
公开(公告)日：2025-02-14
申请号：CN202411335830.X
申请日：2024-09-24
Applicant: 北京大学
IPC: G06F30/3308
Abstract: 本发明提供一种面向车规芯片功能安全系统的故障隔离处理方法、装置、设备及介质，该方法包括：基于芯片在仿真过程中的电路拓扑结构，确定需隔离的故障节点；基于需隔离的故障节点，构建能够替换对应于需隔离的故障节点的故障模块的隔离模块；构建隔离模块与芯片的电路结构的绑定关系；在芯片的仿真过程中，基于绑定关系，将对故障模块的故障注入信号映射到隔离模块上，完成对芯片的故障仿真。本发明能够实现不需要对芯片的verilog源码进行破坏，不会破坏电路结构的可靠性，仿真速度快、可靠性高，在大规模故障仿真中能够满足工业界要求的故障隔离功能。
-
公开(公告)号：CN119295817A
公开(公告)日：2025-01-10
申请号：CN202411360948.8
申请日：2024-09-27
Applicant: 北京大学
IPC: G06V10/764 , G06V20/68 , G06V10/82 , G06N3/049
Abstract: 本发明提供一种基于脉冲神经网络的谷物分类方法、装置、电子设备以及存储介质，涉及人工智能技术领域。其中，基于脉冲神经网络的谷物分类方法包括：获取待预测谷物的图像对应的第一脉冲序列；根据第一脉冲序列，利用谷物种类预测模型，得到待预测谷物的种类；其中，谷物种类预测模型为通过增量学习得到的，用于预测谷物种类的脉冲神经网络。本发明可以高效、准确地对谷物进行分类。
-
公开(公告)号：CN118673863B
公开(公告)日：2024-11-26
申请号：CN202410775869.7
申请日：2024-06-17
Applicant: 北京大学
IPC: G06F30/373 , G06F30/367 , G06F30/39 , G06N3/045 , G06N3/092 , G06N7/01 , G06F111/04
Abstract: 本发明公布了一种高PVT鲁棒性模拟集成电路尺寸自动设计方法，采用贝叶斯优化算法构建初始数据集，进行单一PVT角下的尺寸优化，再利用基于多任务强化学习算法进行多PVT角下的尺寸优化，基于最新采样进行动态PVT角剪枝。本发明通过改善初始数据集的数据质量来提高PVT鲁棒的尺寸优化过程的成功率和收敛速度；通过构建最新采样缓存和精简PVT集合，分批次地对各PVT角下的最近一次采样进行更新，再通过全PVT角测试来验证尺寸参数的PVT鲁棒性，大大降低尺寸优化所需的仿真次数，提高采样效率。
-
Patent Agency Ranking
公开(公告)号：CN118473403A
公开(公告)日：2024-08-09
申请号：CN202410477041.3
申请日：2024-04-19
Applicant: 北京大学
Abstract: 本申请涉及模数转换技术领域，提供一种模数转换电路、方法、芯片及设备。所述电路包括：采样电容、浮动反相放大器、第一存储电容、GM‑RC积分器、压控振荡积分器、双鉴频鉴相器、三态逻辑器和数模转换器；采样电容的第一端与浮动反相放大器的输入端相连接；浮动反相放大器、第一存储电容、GM‑RC积分器、压控振荡积分器、双鉴频鉴相器、三态逻辑器和数模转换器依次首尾相连形成回路。本申请提供的模数转换电路、方法、芯片及设备可以通过在模数转换电路中使用二阶积分器，并通过存储电容对采样热噪声进行消除，提高模数转换的精度。
-
公开(公告)号：CN118364880A
公开(公告)日：2024-07-19
申请号：CN202410386524.2
申请日：2024-04-01
Applicant: 北京大学
IPC: G06N3/063 , G06N3/0464 , G06F15/78 , G11C11/408 , G11C11/409 , G11C11/41
Abstract: 本发明提供一种近存与存内混合的存算一体计算系统及存算一体芯片，所述存算一体计算系统包括：eDRAM存内计算阵列，用于存储深度卷积层中特征图各通道的激活值，执行输入激活值与模型权重的深度卷积计算，将深度卷积计算得到的输出激活值覆盖存储于所述输入激活值的存储位置；深度卷积权重缓存模块，用于存储深度卷积的权重参数；融合连接模块，用于逐位串行读取深度卷积的权重参数，并将读取的深度卷积的权重参数输入至eDRAM存内计算阵列通道中执行与输入激活值的逐位乘累加MAC计算；SRAM存内计算阵列，用于将点卷积的输入激活值与SRAM存内计算阵列内的点卷积的权重参数进行乘累加运算。本发明可同时节约两种参数的读写功耗，从而提升能效。
-
公开(公告)号：CN117784010A
公开(公告)日：2024-03-29
申请号：CN202311835984.0
申请日：2023-12-28
Applicant: 北京大学
Abstract: 本发明涉及一种基于脉冲神经网络的声源定位方法及系统，包括根据第一音频信号集合提取第一声学特征集合并执行脉冲编码操作，获得第一脉冲信号，将第一脉冲信号作为输入信号使用脉冲神经网络执行推理操作获得对应声源的方位角预测结果，利用多声道音频感知物体当前位置，采用二进制脉冲编码将音频流被编码为脉冲信息作为脉冲神经网络输入并部署脉冲神经网络推理，利用音频信息的时序相关性，实现了类生物处理信息的方式，解决传统算法计算时间冗长、硬件系统功耗大的问题。
-
公开(公告)号：CN117782106A
公开(公告)日：2024-03-29
申请号：CN202410014341.8
申请日：2024-01-03
Applicant: 北京大学
Abstract: 本发明涉及一种基于脉冲神经网络改进的深度路径规划方法及系统，包括对第一图像组合执行脉冲化操作，生成第一脉冲信息作为输入信息，使用预设的脉冲神经网络执行第一推理操作生成第一运动控制指令，匹配路径移动操作获取第二图像组合生成第二脉冲信息进行改进生成路径规划结果，采取类生物处理信息的方式，通过对整体环境进行信息获取并将提取到的信息利用二进制编码作为脉冲神经网络输入，引入脉冲神经网络利用脉冲的时间空间相关性进行推理改进DQN算法执行，加快感知速度，解决了传统算法计算时间冗长、硬件系统功耗大、对信息时空关联性利用率低的问题。
-
公开(公告)号：CN116663626A
公开(公告)日：2023-08-29
申请号：CN202310410779.3
申请日：2023-04-17
Applicant: 北京大学
Abstract: 本发明提供一种基于乒乓架构的稀疏脉冲神经网络加速器，通过传输压缩权重值至压缩权重计算模块，使用稀疏脉冲检测模块从脉冲输入信号中提取有效脉冲索引，避免了后续每一位脉冲信号都参与运算，减少了计算量，压缩权重计算模块根据有效脉冲索引将上述压缩权重值中的非零值累加至神经元的膜电位上，最终决定是否发放脉冲或不发放脉冲。与传统的突触交叉阵列中所有突触都被激活并参与运算的技术方案相比，本发明中仅对有效脉冲索引对应的突触权重进行激活，其他突触都不参与运算，从而减少了计算量，降低了整个芯片的运行功耗，提高了脉冲神经网络的运行速度、能效和面积效率。
-
-
-
-
-
-
-
-
-
Search Results
228
records
(took 0.033 seconds)
