公开(公告)号：CN116155843A

公开(公告)日：2023-05-23

申请号：CN202310050275.5

申请日：2023-02-01

Applicant: 北京大学

Inventor： 曹健 ,  王炫 ,  王源 ,  钟毅 ,  陈光

IPC: H04L49/90 ,  H04L69/08 ,  H04L69/12

Abstract: 本发明涉及一种基于PYNQ的脉冲神经网络芯片数据通信方法及系统，分别设置上、下行FIFO处理过程并结合运用DMA存取模块，使用ZYNQ PS替代现有技术方案使用的上位机，提高系统便携性和产品供应稳定性，使用FIFO缓存器替代现有技术方案使用的BRAM，能够大幅节省脉冲神经网络芯片数据通信过程中的FPGA BRAM资源占用，且能够实现数据帧在FIFO缓存器中存入与取出同时进行，有效降低数据传输时间，实现较好的数据传输性能。

公开(公告)号：CN116155843B

公开(公告)日：2024-04-16

申请号：CN202310050275.5

申请日：2023-02-01

Applicant: 北京大学

Inventor： 曹健 ,  王炫 ,  王源 ,  钟毅 ,  陈光

IPC: H04L49/90 ,  H04L69/08 ,  H04L69/12

Abstract: 本发明涉及一种基于PYNQ的脉冲神经网络芯片数据通信方法及系统，分别设置上、下行FIFO处理过程并结合运用DMA存取模块，使用ZYNQ PS替代现有技术方案使用的上位机，提高系统便携性和产品供应稳定性，使用FIFO缓存器替代现有技术方案使用的BRAM，能够大幅节省脉冲神经网络芯片数据通信过程中的FPGA BRAM资源占用，且能够实现数据帧在FIFO缓存器中存入与取出同时进行，有效降低数据传输时间，实现较好的数据传输性能。