公开(公告)号：CN102543690A

公开(公告)日：2012-07-04

申请号：CN201210004325.8

申请日：2012-01-09

Applicant: 复旦大学

Inventor： 于浩 ,  蒋玉龙 ,  茹国平 ,  屈新萍 ,  李炳宗 ,  张卫

IPC: H01L21/04

Abstract: 本发明属于微电子技术领域，具体为一种通过N型半导体衬底局部表面费米能级解钉扎优化金半接触结构的方法。本发明利用PS微球作为掩膜，将单层密布的PS微球作为模板，结合反应离子刻蚀技术，对半导体衬底进行刻蚀形成期望的图形。进而在PS微球的掩蔽下，淀积金属接触电极，然后去除PS微球，经退火处理，形成局部高势垒金半接触。再对暴露出的半导体表面实行局部解钉扎处理，再次淀积同一种金属电极材料形成低势垒金半接触，从而最终在同一块半导体衬底上实现高低势垒在金半接触界面上的规律分布，因而提高正向工作电流、降低反向漏电流。本发明通PS球自对准刻蚀技术与局部解钉扎技术的结合，达到了良好的金半接触结构优化效果。

公开(公告)号：CN102507875A

公开(公告)日：2012-06-20

申请号：CN201110351191.2

申请日：2011-11-09

Applicant: 复旦大学

Inventor： 周鹏 ,  沈彦 ,  孙清清 ,  王鹏飞 ,  张卫

IPC: G01N33/00 ,  G01N21/21

Abstract: 本发明属于半导体集成电路制造技术领域，具体为一种快速无损测量石墨烯薄膜厚度与能隙的方法。本发明首先利用椭圆偏振技术得到薄膜的椭偏数据；然后根据所测薄膜的结构建立合适的理论模型，对得到的椭偏数据进行分析和拟合，得到所测石墨烯薄膜的厚度与能带结构。本发明大大简化了以往超薄薄膜厚度测试的复杂性、降低了利用其它技术工艺实施的困难程度，在22纳米后大规模集成电路制造中具有重要应用价值。

公开(公告)号：CN102427024A

公开(公告)日：2012-04-25

申请号：CN201110419776.3

申请日：2011-12-15

Applicant: 复旦大学

Inventor： 蒋玉龙 ,  于浩 ,  茹国平 ,  屈新萍 ,  李炳宗 ,  张卫

IPC: H01L21/02 ,  H01L21/04

Abstract: 本发明属于微电子技术领域，具体为一种工艺优化的金半接触结构的制备方法。本发明利用聚苯乙烯（PS）微球作为掩膜，采用高、低两种不同功函数金属淀积金半接触结构。由于PS微球结构稳定，单层膜易于制备，通过单层密布的PS微球作为模板，结合反应离子刻蚀（RIE）技术，对半导体衬底进行刻蚀形成期望的图形，最终通过丙酮超声振荡去除PS微球，是一种理想的自对准工艺，具有良好的应用前景。而高低两种功函数金属并联调制金半接触的方法可以有效提高正向工作电流、降低反向漏电流。本发明通过此自对准刻蚀技术与双功函数金属调制势垒高度技术的结合，达到了良好的金半接触优化效果。

公开(公告)号：CN102403367A

公开(公告)日：2012-04-04

申请号：CN201110397385.6

申请日：2011-12-05

Applicant: 复旦大学

Inventor： 卢红亮 ,  耿阳 ,  孙清清 ,  周鹏 ,  王鹏飞 ,  张卫

IPC: H01L29/94 ,  H01L21/334

Abstract: 本发明属于半导体技术领域，具体为一种高迁移率MOS电容及其制作方法。本发明提出的MOS电容结构依次为迁移率衬底、三甲基铝钝化层、HfO2栅介质层和电极。其制作方法包括：清洗高迁移率衬底，衬底表面形成三甲基铝钝化层，ALD淀积HfO2栅介质，制作电极。本发明中的三甲基铝钝化层可以减小衬底表面的残余氧化物含量从而减小与栅介质材料的界面态密度，改善界面特性。所淀积的HfO2介质层具有薄膜厚度的精确控制性，优异的保形性，良好的界面控制能力，极好的大面积均匀性，因此可大大提高MOS电容的电学特性，从而提高MOS晶体管的性能。

公开(公告)号：CN102403234A

公开(公告)日：2012-04-04

申请号：CN201110413439.3

申请日：2011-12-13

Applicant: 复旦大学

Inventor： 李龙 ,  蒋玉龙 ,  茹国平 ,  屈新萍 ,  李炳宗 ,  张卫

IPC: H01L21/336

Abstract: 本发明属于微电子技术领域，具体为一种利用自对准技术制备具有高K金属栅的鳍形场效应晶体管的方法。本发明方法首先在Si片上淀积氮化硅/氧化硅/氮化硅叠层掩膜，然后在制作过程中利用氮化硅形成侧墙，实现FINFET源漏栅的电隔离，在制备过程中只采用1次关键光刻技术，利用自对准技术制备FINFET。本发明适用于业界流行的后栅工艺流程（gate-last），适合于大规模生产。

公开(公告)号：CN101819975B

公开(公告)日：2011-12-07

申请号：CN201010162453.6

申请日：2010-04-28

Applicant: 复旦大学

Inventor： 臧松干 ,  王鹏飞 ,  张卫

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336

Abstract: 本发明属于半导体器件技术领域，具体本发明公开了一种半导体器件，它包括一个N型隧穿晶体管和一个P型MOS晶体管。对于N型隧穿晶体管，采用垂直沟道双栅结构；对于P型MOS晶体管，采用凹陷沟道结构。本发明还公开了上述半导体器件的制造方法。本发明制造的半导体器件具有低漏电流、高驱动电流等优点，采用本发明的集成电路大大降低了芯片功耗。

公开(公告)号：CN102244102A

公开(公告)日：2011-11-16

申请号：CN201110177163.3

申请日：2011-06-28

Applicant: 复旦大学

Inventor： 林曦 ,  王玮 ,  王鹏飞 ,  孙清清 ,  张卫

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明属于量子效应器件技术领域，具体涉及一种基于电子隧穿的围栅型栅控金属-绝缘体器件。本发明包括：半导体衬底，所述半导体衬底之上的源极、漏极、隧穿绝缘体层、金属层；所述金属层、隧穿绝缘体层与所述半导体衬底构成一个MIS结构；还包括一栅绝缘体层和栅绝缘体层之上围绕所述MIS结构一周的栅极。本发明采用平台工艺制作了基于量子隧穿效应的栅控金属-绝缘体器件，采用围栅型栅极对器件进行控制，增强了栅极的控制能力，同时，通过对围栅型栅控金属-绝缘体器件施加合适的偏压，可以控制其隧穿效率，将漏电流减小到远远小于普通二极管的程度,降低了芯片功耗。

公开(公告)号：CN102208442A

公开(公告)日：2011-10-05

申请号：CN201110130484.8

申请日：2011-05-19

Applicant: 复旦大学

Inventor： 丁士进 ,  苟鸿雁 ,  张卫

IPC: H01L29/51 ,  H01L27/115 ,  H01L29/788 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L21/28273 ,  B82Y10/00 ,  C23C16/40 ,  C23C16/45525 ,  H01L21/28079 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/4234 ,  H01L29/495

Abstract: 本发明涉及一种适合于半导体闪存器件的栅叠层结构及其制备方法。该栅叠层结构以晶向为100的P型单晶硅片为衬底，自下而上依次为：Al2O3薄膜，作为电荷隧穿层；钌基RuOx纳米晶，作为第一电荷俘获层；高介电常数HfxAlyOz薄膜，作为第二电荷俘获层；Al2O3薄膜，充当电荷阻挡层；上电极层。本发明中，钌基RuOx纳米晶具有很好的热稳定性，在高温下不容易扩散；高介电常数HfxAlyOz薄膜具有较高的电荷陷阱密度；上电极采用金属钯，拥有较大的功函数。因此该栅叠层结构在纳米晶存储电容器中有广阔的应用前景。

公开(公告)号：CN102184961A

公开(公告)日：2011-09-14

申请号：CN201110106296.1

申请日：2011-04-26

Applicant: 复旦大学

Inventor： 吴东平 ,  胡成 ,  朱伦 ,  朱志炜 ,  张世理 ,  张卫

IPC: H01L29/78 ,  H01L29/49 ,  H01L21/336

CPC classification number: H01L21/28008 ,  H01L21/26586 ,  H01L21/28097 ,  H01L21/28105 ,  H01L21/2815 ,  H01L21/28518 ,  H01L29/04 ,  H01L29/4975 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明公开了一种非对称栅MOS器件，其栅极为金属栅，且所述金属栅的功函数在所述MOS器件的源端与漏端不同，从而使得MOS器件的整体性能参数更加优化；同时，还公开了一种非对称栅MOS器件的制备方法，该方法通过对MOS器件的栅极进行离子注入掺杂，使所述栅极的功函数在所述MOS器件的源端与漏端不同，从而使得MOS器件的整体性能参数更加优化，该方法简单方便。

公开(公告)号：CN102169889A

公开(公告)日：2011-08-31

申请号：CN201110064599.1

申请日：2011-03-17

Applicant: 复旦大学

Inventor： 吴东平 ,  张世理 ,  朱志炜 ,  张卫

IPC: H01L29/06 ,  B82Y30/00 ,  B82Y40/00

CPC classification number: H01L29/0669 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3083 ,  H01L29/122

Abstract: 本发明公开了一种超长半导体纳米线结构，所述超长半导体纳米线结构的宽度间隔地加宽，从而可防止所述超长半导体纳米线结构断裂；同时，本发明还公开了一种超长半导体纳米线结构的制备方法，该方法通过光刻及刻蚀，形成宽度间隔加宽的超长半导体纳米线结构，由于所述超长半导体纳米线结构的宽度间隔地加宽，从而可防止在刻蚀过程中造成所述超长半导体纳米线结构断裂，有利于形成超长超细的半导体纳米线结构。