公开(公告)号：CN102229421B

公开(公告)日：2016-01-20

申请号：CN201110106336.2

申请日：2011-04-26

Applicant: 复旦大学

Inventor： 吴东平 ,  朱伦 ,  胡成 ,  朱志炜 ,  张世理 ,  张卫

IPC: B82B3/00 ,  B82Y40/00

Abstract: 本发明公开了一种纳米线结构的制备方法，该方法通过在多晶半导体层两侧的侧壁表面沉积金属薄膜，所述金属薄膜中的金属向所述多晶半导体层的侧壁表面扩散，经过退火后，在所述多晶半导体层的侧壁表面形成金属半导体化合物纳米线，由于本发明提供的纳米线结构的制备方法不需要利用高分辨率的光刻技术来形成纳米线，因而大大节约了制备成本，并且本发明制备的金属半导体化合物纳米线还可以作为掩模，将其纳米结构图形转移到下一层结构，从而为纳米线结构的制备提供了方便。

公开(公告)号：CN102184961A

公开(公告)日：2011-09-14

申请号：CN201110106296.1

申请日：2011-04-26

Applicant: 复旦大学

Inventor： 吴东平 ,  胡成 ,  朱伦 ,  朱志炜 ,  张世理 ,  张卫

IPC: H01L29/78 ,  H01L29/49 ,  H01L21/336

CPC classification number: H01L21/28008 ,  H01L21/26586 ,  H01L21/28097 ,  H01L21/28105 ,  H01L21/2815 ,  H01L21/28518 ,  H01L29/04 ,  H01L29/4975 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明公开了一种非对称栅MOS器件，其栅极为金属栅，且所述金属栅的功函数在所述MOS器件的源端与漏端不同，从而使得MOS器件的整体性能参数更加优化；同时，还公开了一种非对称栅MOS器件的制备方法，该方法通过对MOS器件的栅极进行离子注入掺杂，使所述栅极的功函数在所述MOS器件的源端与漏端不同，从而使得MOS器件的整体性能参数更加优化，该方法简单方便。

公开(公告)号：CN102169889A

公开(公告)日：2011-08-31

申请号：CN201110064599.1

申请日：2011-03-17

Applicant: 复旦大学

Inventor： 吴东平 ,  张世理 ,  朱志炜 ,  张卫

IPC: H01L29/06 ,  B82Y30/00 ,  B82Y40/00

CPC classification number: H01L29/0669 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3083 ,  H01L29/122

Abstract: 本发明公开了一种超长半导体纳米线结构，所述超长半导体纳米线结构的宽度间隔地加宽，从而可防止所述超长半导体纳米线结构断裂；同时，本发明还公开了一种超长半导体纳米线结构的制备方法，该方法通过光刻及刻蚀，形成宽度间隔加宽的超长半导体纳米线结构，由于所述超长半导体纳米线结构的宽度间隔地加宽，从而可防止在刻蚀过程中造成所述超长半导体纳米线结构断裂，有利于形成超长超细的半导体纳米线结构。

公开(公告)号：CN102169830A

公开(公告)日：2011-08-31

申请号：CN201110063760.3

申请日：2011-03-17

Applicant: 复旦大学

Inventor： 吴东平 ,  张世理 ,  朱志炜 ,  张卫

IPC: H01L21/283 ,  H01L21/02

Abstract: 本发明公开了一种金属半导体化合物薄膜的制备方法，该方法通过在PVD沉积金属层的过程中，将靶材的一部分离化成离子状态，使其产生金属离子；并在半导体衬底上加衬底偏压，使得所述金属离子加速向所述半导体衬底运动，并进入所述半导体衬底，从而使得最终形成的金属半导体化合物薄膜的厚度加厚；并且通过控制加在所述半导体衬底上的衬底偏压的大小，可调节进入所述半导体衬底中的金属离子的数量，从而调整最终形成的金属半导体化合物薄膜的厚度。

公开(公告)号：CN102130011A

公开(公告)日：2011-07-20

申请号：CN201010613768.8

申请日：2010-12-30

Applicant: 复旦大学

Inventor： 吴东平 ,  罗军 ,  朴颖华 ,  朱志炜 ,  张世理 ,  张卫

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7839 ,  H01L29/6653 ,  H01L29/66848

Abstract: 一种晶体管的制造方法，包括如下步骤：提供半导体衬底；在半导体衬底表面形成堆叠栅；在半导体衬底表面形成绝缘层；在绝缘层表面形成消耗层；刻蚀绝缘层和消耗层；在半导体衬底表面形成金属层；热退火；除去金属层。本发明的优点在于，所采用的侧墙的上部外侧部分是由能够与金属层发生反应的材料构成的，因此能够在退火过程中吸收侧墙两侧金属层，避免其向半导体层中扩散，保证能够形成纵向超薄、均匀且横向生长可控且受到抑制的肖特基结。

公开(公告)号：CN102184961B

公开(公告)日：2017-04-12

申请号：CN201110106296.1

申请日：2011-04-26

Applicant: 复旦大学

Inventor： 吴东平 ,  胡成 ,  朱伦 ,  朱志炜 ,  张世理 ,  张卫

IPC: H01L29/78 ,  H01L29/49 ,  H01L21/336

CPC classification number: H01L21/28008 ,  H01L21/26586 ,  H01L21/28097 ,  H01L21/28105 ,  H01L21/2815 ,  H01L21/28518 ,  H01L29/04 ,  H01L29/4975 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明公开了一种非对称栅MOS器件，其栅极为金属栅，且所述金属栅的功函数在所述MOS器件的源端与漏端不同，从而使得MOS器件的整体性能参数更加优化；同时，还公开了一种非对称栅MOS器件的制备方法，该方法通过对MOS器件的栅极进行离子注入掺杂，使所述栅极的功函数在所述MOS器件的源端与漏端不同，从而使得MOS器件的整体性能参数更加优化，该方法简单方便。

公开(公告)号：CN102184962A

公开(公告)日：2011-09-14

申请号：CN201110106298.0

申请日：2011-04-26

Applicant: 复旦大学

Inventor： 吴东平 ,  朱伦 ,  胡成 ,  朱志炜 ,  张世理 ,  张卫

IPC: H01L29/78 ,  H01L29/49 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明公开了一种MOS器件，其栅极包括多晶半导体层及位于所述多晶半导体层两侧侧壁上的金属半导体化合物，由于其栅极包括部分的金属半导体化合物(即包括部分的金属栅)，因而可降低多晶栅极的耗尽效应，提高MOS器件的性能；同时，本发明还公开了一种MOS器件的制备方法，该方法将MOS器件的栅极制备成包括多晶半导体层及位于所述多晶半导体层两侧侧壁上的金属半导体化合物，由于该MOS器件的栅极包括部分的金属半导体化合物，因而可降低多晶栅极的耗尽效应，提高MOS器件的性能。

公开(公告)号：CN102184946B

公开(公告)日：2017-04-12

申请号：CN201110063882.2

申请日：2011-03-17

Applicant: 复旦大学

Inventor： 吴东平 ,  张世理 ,  朱志炜 ,  张卫

IPC: H01L29/43 ,  H01L27/108 ,  H01L21/283 ,  H01L21/02 ,  H01L21/8242

Abstract: 本发明公开了一种金属半导体化合物薄膜，形成于半导体层与多晶半导体层之间，其厚度为2～5nm，从而改善所述半导体层与多晶半导体层之间的接触；还公开了一种DRAM存储单元，该存储单元中的MOS晶体管的漏区与多晶半导体缓冲层之间加入金属半导体化合物薄膜，且其厚度为2～5nm，从而可在提高晶体管的读写速度的同时，避免所述漏区与硅衬底之间的漏电流过度增大；同时，还公开了一种DRAM存储单元的制备方法，该方法形成的DRAM存储单元，其MOS晶体管器件的漏区与多晶半导体缓冲层之间形成有金属半导体化合物薄膜，且所述金属半导体化合物薄膜的厚度控制在2～5nm，从而可提高DRAM存储单元的性能。

公开(公告)号：CN102169830B

公开(公告)日：2016-07-06

申请号：CN201110063760.3

申请日：2011-03-17

Applicant: 复旦大学

Inventor： 吴东平 ,  张世理 ,  朱志炜 ,  张卫

IPC: H01L21/283 ,  H01L21/02

Abstract: 本发明公开了一种金属半导体化合物薄膜的制备方法，该方法通过在PVD沉积金属层的过程中，将靶材的一部分离化成离子状态，使其产生金属离子；并在半导体衬底上加衬底偏压，使得所述金属离子加速向所述半导体衬底运动，并进入所述半导体衬底，从而使得最终形成的金属半导体化合物薄膜的厚度加厚；并且通过控制加在所述半导体衬底上的衬底偏压的大小，可调节进入所述半导体衬底中的金属离子的数量，从而调整最终形成的金属半导体化合物薄膜的厚度。

公开(公告)号：CN102229421A

公开(公告)日：2011-11-02

申请号：CN201110106336.2

申请日：2011-04-26

Applicant: 复旦大学

Inventor： 吴东平 ,  朱伦 ,  胡成 ,  朱志炜 ,  张世理 ,  张卫

IPC: B82B3/00 ,  B82Y40/00

Abstract: 本发明公开了一种纳米线结构的制备方法，该方法通过在多晶半导体层两侧的侧壁表面沉积金属薄膜，所述金属薄膜中的金属向所述多晶半导体层的侧壁表面扩散，经过退火后，在所述多晶半导体层的侧壁表面形成金属半导体化合物纳米线，由于本发明提供的纳米线结构的制备方法不需要利用高分辨率的光刻技术来形成纳米线，因而大大节约了制备成本，并且本发明制备的金属半导体化合物纳米线还可以作为掩模，将其纳米结构图形转移到下一层结构，从而为纳米线结构的制备提供了方便。