-
公开(公告)号：CN112328229A
公开(公告)日：2021-02-05
申请号：CN202011228796.8
申请日：2020-11-06
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开一种快速创建Jenkins流水线的方法，基于一流水线模板，此流水线模板包含若干个任务模板，每个任务模板指定若干参数，所述流水线模板用于组合若干个所述任务模板，同时指定需要输入的参数，并将这些信息用于Jenkinsfile文件编排；所述流水线模板通过以下步骤获得：S11：编写常用的流水线的任务模板；S12：对S11中编写好的任务模板进行编排、组合，获得常用的流水线模板，并根据流水线模板的类型为不同的流水线设置对应的标签；S13：将在S12中编写好的流水线模板和各种任务模板通过系统的Alauda DevOps用户界面管理组件，导入到Alauda DevOps平台中。本发明解决了基于现有Jenkins Pipeline语法创建Jenkins流水线逻辑复杂、所需时间成本高的问题。
-
公开(公告)号：CN110677990B
公开(公告)日：2020-12-11
申请号：CN201910846472.1
申请日：2019-09-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种基于双面盲孔印制板工艺的新型存储结构，包括绝缘印制电路板、设于绝缘印制电路板一端面的FPGA，绝缘印制电路板包括依次设置的上盲板、芯板、下盲板，绝缘印制电路板靠近现场可编程逻辑门阵列FPGA的一端面均匀排列有若干个第一存储体单元，绝缘印制电路板另一端面均匀排列有与第一存储体单元相对应的第二存储体单元；上盲板与下盲板内分别设有第一布线层、第二布线层，第一存储体单元与第二存储体单元的各排线端分别与第一布线层、第二布线层的相应电连接节点固接；绝缘印制电路板在两端分别设置有贯穿整个绝缘印制电路板的第一通孔条，其中一组第一通孔条设于可编程逻辑门阵列FPGA下方。
-
公开(公告)号：CN111638939A
公开(公告)日：2020-09-08
申请号：CN202010404131.1
申请日：2020-05-13
Applicant: 无锡江南计算技术研究所 , 北京凌云雀科技有限公司
IPC: G06F9/455
Abstract: 本发明公开一种面向申威平台的Kubernetes容器平台应用生命周期的管理系统，包括应用管理组件、应用API网关模块和Kubernetes集群代理模块，所述应用管理组件指部署于物理或虚拟主机上，用于实现应用生命周期管理的组件，所述应用API网关模块指与应用管理组件部署于同一内网中，提供应用API的网关功能，所述Kubernetes集群代理模块指与应用管理组件部署于同一内网，提供多Kubernetes集群代理的功能。本发明简化了应用生命周期管理的流程，极大提高了应用生命周期管理效率，具有良好的实用性。
-
公开(公告)号：CN107241356B
公开(公告)日：2020-08-14
申请号：CN201710606754.5
申请日：2017-07-24
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开一种网络设备合法性验证方法，包括如下步骤：S101、建立可信根设备，负责分发/更新网络标识码到所述第一级合法网络设备；S102、建立一个合法的网络设备层级关系；S103、两个网络设备通信时，验证对方根据网络标识码和random，timestamp生成的MD5值是否与自己相同来确定对方的合法性,验证方法采用谁被访问谁验证的原则；S104、根据设定的网络标识码更新频率，在需要更新网络标识码时，可信根设备发起，分级逐层更新网络标识码。本发明中通信设备的合法性由其父设备确定，一旦该设备从其父设备中删除，该设备将作为孤立设备而无法获得合法的网络标识码；没有密码/证书存储，不存在泄漏的情况。
-
公开(公告)号：CN110795530A
公开(公告)日：2020-02-14
申请号：CN201910857258.6
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所 , 程华
Abstract: 本发明涉及计算机应用技术领域，具体涉及一种基于上下文的值特征提取系统及其方法。本发明通过以下技术方案得以实现的：一种基于上下文的值特征提取系统，包含：变量提取模块，用于自动提取出代码中的变量；变量上下文数量统计模块，用于统计出每个变量在不同的上下文环境中出现的数量信息；特征矩阵生成模块，用于生成特征矩阵，每个特征矩阵中每一行都对应于一个变量，而该行中的每一个元素，表示该变量在不同上下文中的词频；特征比较模块。本发明的目的是提供一种基于上下文的值特征提取系统及其方法，采用值特征匹配上下文敏感的设计结构，既有着值特征匹配技术的高效率，又由于兼顾了上下文敏感信息而增加了匹配精度。
-
Patent Agency Ranking
公开(公告)号：CN110719193A
公开(公告)日：2020-01-21
申请号：CN201910862750.2
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: H04L12/24 , H04L12/707
Abstract: 一种面向高性能计算的高可靠泛树网络拓扑方法及结构，属于高性能计算机网络技术领域。本发明的方法包括：利用多端口的路由器交换芯片，构建多层胖树网络结构；根据需要，对同一层的路由器交换芯片进行端口直连。本发明的结构包括由多个多端口的路由器构建的多层胖树网络结构，至少一层上的多个路由器的交换芯片端口直连。本发明能够有效避免普通树形网络下行路径无法容错的问题，从而提升网络的可靠性。
-
公开(公告)号：CN110716887A
公开(公告)日：2020-01-21
申请号：CN201910857256.7
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: G06F12/0877
Abstract: 本发明包括下述步骤：S1、确定需要目标主存的主存数据行的地址信息，该地址信息由写暗示指令携带；S2、通过CPU向目标Cache发出写暗示指令，所述写暗示指令生成写暗示标记，并且将要携带的目标主存的主存数据行地址映射为目标Cache中的缓存行；S3、判断映射的目标Cache中对应的缓存行是否访问命中；S4、确定映射的目标Cache中对应的缓存行命中，则判断缓存行是否有效；S5、确定缓存行有效时，则将该缓存行淘汰回主存；S6、设置缓存行有效，并结束处理，后续对写暗示装入的缓存行进行访问时，按照正常的高速缓存访问方式进行。本发明通过在硬件高速缓存中直接占用缓存行，而不读取并装入对应的主存行，显著降低缓存行第一次访问主存的延迟。
-
公开(公告)号：CN110704343A
公开(公告)日：2020-01-17
申请号：CN201910852824.4
申请日：2019-09-10
Applicant: 无锡江南计算技术研究所
IPC: G06F13/28
Abstract: 本发明提供面向众核处理器访存和片内通信的数据传输方法与装置，属于计算机体系结构与处理器微结构领域。该面向众核处理器访存和片内通信的数据传输方法与装置包括如下步骤：S1：通道指令缓冲单元获取1或多个源核心处理器发出的通道指令；S2：从通道指令缓冲单元内抽取DMA通道指令或者RMA通道指令；S3：从DMA通道指令中解析DMA微访问，并将DMA微访问发送至内存，从RMA通道指令中解析RMA微访问发送至目标核心处理器中；S4：获取内存返回的应答或者目标核心处理器返回的应答后发起回答字操作。本发明减少了硬件逻辑开销，实现高效的实现片内数据复用，提升众核处理器的计算能力。
-
公开(公告)号：CN110704260A
公开(公告)日：2020-01-17
申请号：CN201910857719.X
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: G06F11/22
Abstract: 一种用于处理器IO寄存器测试激励的可重用方法，属于计算机体系结构处理器技术领域。方法包括定义IO寄存器读写测试用的父类；在部件级或芯片级的IO接口上，实现继承上述父类的测试子类。本发明不用重复开发同一IO寄存器在不同测试环境下的测试激励，显著减少测试激励开发总量，加快了IO寄存器相关的错误收敛速度，压缩了处理器验证周期。测试激励可继承性良好，易用性增强。
-
公开(公告)号：CN110704234A
公开(公告)日：2020-01-17
申请号：CN201910861709.3
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F11/10 , G06F11/22 , G06F11/263
Abstract: 本发明涉及芯片验证技术领域，具体涉及一种存控数据传输错误注入方法。本发明通过以下技术方案得以实现的：一种存控数据传输错误注入方法，包含如下步骤；步骤S01：抽象数据传输协议步骤，对数据传输协议进行抽象处理，从而保证错误注入与协议产生交底的耦合度；步骤S02：故障模型抽象步骤，对注错模块进行配置；步骤S03：注入方式配置步骤，对焦点及伪随机设计进行设置。本发明的目的是提供一种存控数据传输错误注入方法，能够使用统一的错误注入接口，注入定向错误或伪随机错误，提高待测设计的容错功能测试效率，大大降低测试集开发工作量。
-
-
-
-
-
-
-
-
-
Search Results
1254
records
(took 0.083 seconds)
