用于高速HEMT器件的InAs外延材料及其制备方法

    公开(公告)号:CN103107190B

    公开(公告)日:2015-04-08

    申请号:CN201310030640.2

    申请日:2013-01-27

    Abstract: 本发明公开了一种用于高速HEMT器件的InAs外延材料及其制备方法,主要解决GaAs衬底上生长晶格失配的InAs/AlSb外延材料问题。该InAs材料自下而上依次包括半绝缘的GaAs衬底(1)、GaAs外延层(2)、AlGaSb缓冲层(3)、下层AlSb势垒层(4)、InAs沟道层(5)、上层AlSb势垒层(6)、InAlAs空穴阻挡层(7)和InAs帽层(8),其中:GaAs衬底(1)的晶向为 ,偏角为0.5°;下层势垒(4)中添加有delta掺杂层(4a);上层势垒(6)中添加有delta掺杂层(6a)或InAs插入层(6b)。本发明InAs材料具有104cm-2/V·s的电子迁移率以及1012cm-2的二维电子气面密度,可用于制备高速低功耗HEMT器件。

    基于碳化硅结型场效应管的β辐照探测器

    公开(公告)号:CN102074611B

    公开(公告)日:2012-07-25

    申请号:CN201010278832.1

    申请日:2010-09-09

    CPC classification number: Y02P70/521

    Abstract: 本发明公开了一种基于碳化硅金属半导体场效应晶体管结构的β射线辐照探测器,主要解决现有β辐照探测器抗辐照性能不佳和能量转换效率低的问题。该探测器自下而上包括n型衬底(8)、p型缓冲层(7)、浓度为3.5~4×1017cm-3的n型沟道(6)、n型缓冲层(5)和欧姆接触层(4),欧姆接触层上淀积源漏极(2),n型缓冲层上淀积半透明肖特基接触层(1),肖特基接触层由高势垒肖特基金属Au/Ti/Pt构成,其埋入n型缓冲层(5)的深度为0.06~0.08μm,栅极和源漏极以外的表面区域覆盖一层SiO2钝化层(3)。本发明具有抗辐照能力强、能量转换效率高、探测效率高的特点,可用于核能中对β射线的探测。

    双极型晶体管参数提取方法及其等效电路

    公开(公告)号:CN102254065A

    公开(公告)日:2011-11-23

    申请号:CN201110179933.8

    申请日:2011-06-29

    Abstract: 本发明公开了一种双极型晶体管参数提取方法及其等效电路。该方法先对双极型晶体管进行直流测试和S参数测试,然后应用ADS软件和origin软件进行曲线拟合,得到双极型晶体管的参数。基于双极型晶体管参数提取方法所建立的等效电路包括三个电感、五个电容、六个电阻和本征模块BJT,本征模块BJT包括两个电阻、三个电荷控件、三个电流控件。本发明的方法可用于建立适用于不同情况电路的双极型晶体管等效电路,同时还可用于建立适用于高频电路的双极型晶体管等效电路。基于本发明方法建立的双极型晶体管等效电路能反映双极型晶体管一组工作点的器件特性,可用于不同情况的电路仿真;本发明的等效电路能反映双极型晶体管的高频特性,可用于高频电路仿真。

    外延沟道的SiCIEMOSFET器件及制备方法

    公开(公告)号:CN102244099A

    公开(公告)日:2011-11-16

    申请号:CN201110171696.0

    申请日:2011-06-23

    Abstract: 本发明公开了一种外延沟道的SiC IEMOSFET器件及制作方法,主要解决现有SiC IEMOSFET器件沟道电子迁移率低,导体电阻大的问题。本发明的器件包括栅极(1)、SiO2隔离介质(2)、源极(3)、源区N+接触(4)、P+接触(5)、P-外延层(7)、JFET区域(8)、P阱(9)、N-漂移层(10)、N+衬底(11)和漏极(12),其中:SiO2隔离介质(2)和JFET区域(8)之间设有一层厚度为0.1μm~0.2μm,氮离子掺杂浓度为3×1016cm-3的上外延沟道层(6′),使得器件在工作状态下的导电沟道远离SiO2和SiC界面,减少表面散射对电子迁移率的影响。本发明具有沟道电子迁移率高,导通电阻低,功耗低的优点,可用于开关稳压电源、汽车电子以及功率放大器领域。

    基于超级结的碳化硅MOSFET器件及制备方法

    公开(公告)号:CN102227000A

    公开(公告)日:2011-10-26

    申请号:CN201110169285.8

    申请日:2011-06-23

    Abstract: 本发明公开了一种基于超级结的碳化硅MOSFET器件,主要解决现有技术中碳化硅MOSFET器件在低导通电阻时击穿电压难以提高的问题。它包括栅极(1)、SiO2氧化物介质(2)、源极(3)、N+源区(4)、P+接触区(5)、P阱(6)、JFET区(7)、N-外延层(9)、N+衬底(10)和漏极(11),其中:N-外延层(9)的两侧,且在P阱(6)的正下方设有厚度为0.5~5μm,铝离子掺杂浓度为5×1015~1×1016cm-3的P-基(8),以使P阱(6)和JFET区(7)拐点处的电场分布能更加均匀,提高器件的击穿电压。本发明器件具有导通电阻低、击穿电压高、开关反应速度快和功耗低的优点,可用于大功率电气设备、太阳能发电模块以及混合燃料电动车。

    提高4H-SiC基面位错转化率的外延方法

    公开(公告)号:CN101877309B

    公开(公告)日:2011-09-21

    申请号:CN200910218656.X

    申请日:2009-10-30

    Abstract: 本发明公开了一种提高4H-SiC基面位错转化率的外延方法。主要解决利用刻蚀的方法使基面位错转化成刃型位错时转化率不高的问题。其方法是:(1)用KOH对4H-SiC衬底进行刻蚀,刻蚀温度为480℃~520℃,刻蚀时间为10~20min;(2)对刻蚀后的4H-SiC衬底进行表面清洁处理;(3)将表面清洁处理后的4H-SiC样品放置在CVD炉腔中,抽真空使炉内压强达到10-7Pa,升高炉内温度至1400~1500℃,同时通入流量为20~50l/min的氢气,保持5min,再通入流量为8~15ml/min丙烷,升温至1580~1600℃,在压力为80~100mbar下保持30~50分钟;(4)在保持压力不变的条件下降温至1550±5℃时,通入硅烷进行外延生长。本发明可应用于4H-SiC同质外延材料的制作。

    基于碳化硅结型场效应管的β辐照探测器

    公开(公告)号:CN102074611A

    公开(公告)日:2011-05-25

    申请号:CN201010278832.1

    申请日:2010-09-09

    CPC classification number: Y02P70/521

    Abstract: 本发明公开了一种基于碳化硅金属半导体场效应晶体管结构的β射线辐照探测器,主要解决现有β辐照探测器抗辐照性能不佳和能量转换效率低的问题。该探测器自下而上包括n型衬底(8)、p型缓冲层(7)、浓度为3.5~4×1017cm-3的n型沟道(6)、n型缓冲层(5)和欧姆接触层(4),欧姆接触层上淀积源漏极(2),n型缓冲层上淀积半透明肖特基接触层(1),肖特基接触层由高势垒肖特基金属Au/Ti/Pt构成,其埋入n型缓冲层(5)的深度为0.06~0.08μm,栅极和源漏极以外的表面区域覆盖一层SiO2钝化层(3)。本发明具有抗辐照能力强、能量转换效率高、探测效率高的特点,可用于核能中对β射线的探测。

    一种制作SiCMOS电容的方法
    108.
    发明授权

    公开(公告)号:CN101552192B

    公开(公告)日:2010-08-25

    申请号:CN200910022014.2

    申请日:2009-04-14

    Abstract: 本发明公开了一种MOS电容的制作方法,主要解决SiC/SiO2界面陷阱密度过高的问题。其制作过程是:对N-SiC外延材料清洗处理后,干氧氧化一层SiO2;对氧化后的样片,依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中的冷处理;采用化学气相淀积在冷处理后的样片上再淀积一层25nm~85nm厚的SiO2;在SiO2层上,离子注入N+到SiC/SiO2界面,并在Ar气环境中退火;通过光刻版真空溅射Al作电极,并在Ar气环境中退火,完成电容器件的制作。本发明具有控制N+的剂量精确,SiC/SiO2界面陷阱密度低,且与现有工艺兼容的优点,可用于对N型SiC MOS器件SiC/SiO2界面特性的改善。

    半绝缘SiC半导体器件的欧姆接触制作方法

    公开(公告)号:CN100585811C

    公开(公告)日:2010-01-27

    申请号:CN200810018341.6

    申请日:2008-05-30

    Abstract: 本发明公开了一种半绝缘SiC半导体器件的欧姆接触制作方法,主要解决欧姆接触的比接触电阻大的问题。其过程是:对SiC衬底进行预处理,并在SiC衬底上外延GaN重掺杂层或SiC:Ge过渡层;在GaN重掺杂层或SiC:Ge过渡层上确定欧姆接触区域,并对欧姆接触区域之间的GaN重掺杂或SiC:Ge过渡层区进行KOH刻蚀,使该沟道区的SiC衬底为Si面;在欧姆接触区域上和所述沟道区的Si面上,淀积一层高介电常数的SiN材料;刻蚀掉欧姆接触区域上的SiN材料,并在该区域淀积金属,引出电极。本发明具有比接触电阻和方块电阻低,使用寿命长的优点,可用于对半绝缘SiC半导体器件的欧姆接触制作。

    一种减少4H-SiC中本征深能级缺陷的方法

    公开(公告)号:CN101620990A

    公开(公告)日:2010-01-06

    申请号:CN200910023359.X

    申请日:2009-07-17

    Abstract: 本发明公开了一种减少4H-SiC中本征深能级缺陷的方法,可用于4H-SiC材料质量的改进和器件的应用。其具体过程是:(1)对4H-SiC衬底进行预处理,并在该4H-SiC衬底正面生长N - 外延层;(2)在N - 型外延层上淀积一层SiO 2 ,作为碳离子注入的阻挡层;(3)在阻挡层表面上依次进行3次不同能量和剂量的碳离子注入;(4)对三次碳离子注入后的4H-SiC样片进行RCA清洗和烘干,并在氢气和硅烷的高温环境中退火,对注入的碳离子进行激活,完成对4H-SiC材料本征深能级缺陷的处理。实测表明,本发明能有效减少4H-SiC样片中的深能级缺陷,可用于4H-SiC材料质量的改进和器件性能的提升。

Patent Agency Ranking