公开(公告)号：CN103367450B

公开(公告)日：2016-02-17

申请号：CN201310167855.9

申请日：2013-05-09

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  武唯康 ,  冯慧

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开了一种抗辐射加固的SOI器件及其制备方法。本发明的SOI器件包括半导体衬底、埋氧层、体区、栅区、源区和漏区、栅侧墙、LDD区及隔离氧化层，其中，在体区的下表面和埋氧层的上表面之间，以及体区在宽度方向上的两个侧壁与隔离氧化层之间设置有U型保护层，沿着沟道的宽度方向形状成U型。本发明在体区中引入U型保护层，即使辐射使得在厚的埋氧层和隔离氧化层中陷入大量的电荷，重掺杂的U型保护层也很难发生反型。对于全耗尽SOI器件，由于埋氧上方存在重掺杂区，背面体区-埋氧层界面处的表面电势不容易受到辐射在埋氧中陷入的正电荷的影响，因此引入重掺杂的U型可以减小辐射对全耗尽SOI器件前栅阈值电压的影响。

公开(公告)号：CN103063995B

公开(公告)日：2015-02-11

申请号：CN201110322634.5

申请日：2011-10-21

Applicant: 北京大学

Inventor： 黄如 ,  杨东 ,  安霞 ,  张兴

IPC: G01R31/26

CPC classification number: G01R31/2621

Abstract: 一种预测SOI MOSFET器件可靠性寿命的方法。在不同的测试台温度下测量SOI MOSFET器件栅电阻随温度变化关系；在不同的测试台温度下对SOI MOSFET器件进行加速寿命试验，得到表征器件寿命的参数随着应力时间的退化关系，以及该参数退化至10％时的存在自热影响的寿命；利用测得的自热温度和阿伦尼斯模型对测得的器件寿命进行自热修正，得到不含自热温度对寿命影响的本征寿命；对自热引起的漏端电流变化进行自热修正；对热载流子引起的碰撞电离率进行自热修正；对偏置条件下SOI MOSFET器件的工作寿命进行预测。本发明除去了在实际的逻辑电路或AC的模拟电路中SOI MOSFET器件不会存在自热效应对寿命预测的影响，使得预测的结果更加精确。

公开(公告)号：CN102680875B

公开(公告)日：2014-06-04

申请号：CN201210067440.X

申请日：2012-03-14

Applicant: 北京大学

Inventor： 安霞 ,  杨东 ,  黄良喜 ,  黄如

IPC: G01R31/26

Abstract: 本发明公布了一种从SOI？PMOSFET中分离两种可靠性效应导致阈值电压漂移的方法，用于在SOI？PMOSFET器件的栅端和漏端加上应力偏置条件下分离出HCI效应与NBTI效应对器件的阈值电压漂移大小，其特征是，分别在SOI？PMOSFET器件的栅端和漏端加上电压，测出其阈值电压漂移量；然后用该阈值电压漂移量减去在相同栅电压下测出的阈值电压漂移量，即可分离出HCI效应与NBTI效应这两种可靠性效应对SOI？PMOSFET器件的阈值电压漂移量的不同影响。分离出两种可靠性效应对阈值电压的漂移量大小，能够更好地理解器件在最坏应力偏置条件下的退化机理，以致提出更好的可靠性退化加固方法，同时还能更好地对SOI？PMOSFET器件进行建模以及提出更加精确的可靠性寿命预测方法。

公开(公告)号：CN102194748B

公开(公告)日：2014-04-16

申请号：CN201010125795.0

申请日：2010-03-15

Applicant: 北京大学

Inventor： 安霞 ,  郭岳 ,  云全新 ,  黄如 ,  张兴

IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/265 ,  H01L27/088 ,  H01L29/78

CPC classification number: H01L21/26506 ,  H01L21/26513 ,  H01L21/823807 ,  H01L29/16 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7848

Abstract: 本发明提供一种半导体器件及其制造方法，其中所述制造方法包括：提供锗基半导体衬底，所述锗基半导体衬底具有多个有源区以及多个有源区之间的器件隔离区，所述有源区上具有栅极介质层和栅极介质层之上的栅极，所述有源区包括源漏扩展区和深源漏区；对所述源漏扩展区进行第一离子注入工艺，所述第一离子注入工艺中的注入离子包括硅或碳；对所述源漏扩展区进行第二离子注入工艺；对所述深源漏区进行第三离子注入工艺；对经过第三离子注入工艺之后的锗基半导体衬底进行退火工艺。所述半导体器件的制造方法，通过杂质硅或碳注入，可以由源漏扩展区晶格失配有效地在锗沟道中引入合适应力，增强沟道中电子的迁移率，提高器件性能。

公开(公告)号：CN102237369B

公开(公告)日：2013-01-16

申请号：CN201010151362.2

申请日：2010-04-20

Applicant: 北京大学

Inventor： 黄如 ,  郭岳 ,  安霞 ,  杜菲 ,  张兴

IPC: H01L27/12 ,  H01L21/762

CPC classification number: H01L21/76254

Abstract: 本发明提供一种半导体锗基衬底材料及其制备方法，属于超大规模集成电路制造技术领域。本发明在半导体基片上形成一多孔层，在多孔层上设置半导体锗片，形成多孔层上半导体锗基衬底材料。本发明利用多孔层的低介电常数，在多孔层上形成半导体锗基衬底材料，可有效减小漏端通过埋层对沟道电势的耦合作用，从而有效抑制DIBL效应，并可降低源漏和衬底的寄生电容，改善器件速度特性。同时，本发明提供了这种半导体锗基衬底材料的制备方法，巧妙利用智能剥离技术在多孔绝缘层上制备超薄的半导体锗材料。这样既解决了运用BESOI技术时减薄的困难，同时又兼顾了SIMOX技术和键合技术的优点。

公开(公告)号：CN102097296B

公开(公告)日：2012-10-10

申请号：CN201010506128.7

申请日：2010-10-09

Applicant: 北京大学

Inventor： 艾玉杰 ,  郝志华 ,  黄如 ,  浦双双 ,  樊捷闻 ,  孙帅 ,  王润声 ,  安霞

IPC: H01L21/02 ,  H01L21/3065 ,  G03F7/00 ,  G03F7/20 ,  B82Y40/00

CPC classification number: B82Y40/00

Abstract: 本发明公开了一种半导体纳米圆环的制备方法，该方法首先在半导体衬底上涂正性光刻胶，然后基于泊松衍射的原理，通过微米级直径的圆形掩膜版对光刻胶进行曝光，得到圆环形的光刻胶，再在圆环形光刻胶的保护下对衬底进行等离子体刻蚀，在衬底表面形成壁厚为纳米尺寸的圆环形结构。本发明采用微米尺寸的光刻设备和微米尺寸的圆形掩膜制备出纳米尺寸的圆环形结构，克服了对先进光刻技术的依赖，从而有效降低了圆环形纳米结构的制备成本。

公开(公告)号：CN102610644A

公开(公告)日：2012-07-25

申请号：CN201110436081.6

申请日：2011-12-22

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336 ,  H01L21/762

Abstract: 本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括半导体衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙以及LDD区，其中在半导体体区引入两个防止泄漏通道产生的隔离保护层，该隔离保护层位于半导体体区中埋氧层的正上方，分别紧临源区和漏区。本发明中的隔离保护层的禁带宽度远远大于硅材料的禁带宽度，所以反型电子在源区和漏区间移动需要克服较大的势垒高度，背栅反型的导电通道很难形成，抑制了辐射时背栅泄漏电流的产生。本发明基于SOI器件的常规工艺，制作方法简单，不需要引入额外的光刻版，且由于隔离保护层并未延展至整个背栅沟道，减小了对前栅阈值电压的影响。

公开(公告)号：CN102610553A

公开(公告)日：2012-07-25

申请号：CN201210074448.9

申请日：2012-03-20

Applicant: 北京大学

Inventor： 黄如 ,  林猛 ,  安霞 ,  张兴

IPC: H01L21/762

Abstract: 本发明公开了一种绝缘体上锗衬底的制备方法，属于半导体器件领域。该方法在制备GeOI衬底的过程中实现了上层锗膜与埋氧层界面的钝化处理，减少界面态密度，提高GeOI衬底的背界面质量。本发明有效降低理氧层(BOX)的介电常数，有利于抑制基于绝缘体上锗(GeOI)衬底制备的MOSFET的短沟道效应。

公开(公告)号：CN102136428B

公开(公告)日：2012-07-25

申请号：CN201110026949.5

申请日：2011-01-25

Applicant: 北京大学

Inventor： 李志强 ,  郭岳 ,  安霞 ,  云全新 ,  黄英龙 ,  黄如 ,  张兴

IPC: H01L21/336 ,  H01L29/47 ,  H01L29/78

CPC classification number: H01L29/0895 ,  H01L29/41783 ,  H01L29/517 ,  H01L29/66643 ,  H01L29/78

Abstract: 本发明提供一种锗基肖特基N型场效应晶体管的制备方法，属于超大规模集成电路(ULSI)工艺制造技术领域。本发明在锗衬底和金属源、漏之间制作一high-k介质薄层。此薄层一方面可以阻挡金属中的电子波函数在半导体禁带当中引入MIGS界面态，同时还能够对锗界面的悬挂键进行钝化；另一方面，由于绝缘介质层的厚度非常薄，电子基本上可以自由通过，所以不会明显增加源漏的寄生电阻。通过此方法，可以减弱费米能级顶扎效应，使费米能级靠近锗的导带位置，使电子势垒降低，从而改善锗基肖特基晶体管的电流开关比，提高NMOS器件的性能。

公开(公告)号：CN102522424A

公开(公告)日：2012-06-27

申请号：CN201110436842.8

申请日：2011-12-23

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L29/32 ,  H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7833 ,  H01L21/823878 ,  H01L27/0921 ,  H01L29/32

Abstract: 本发明公开了一种减小电荷共享效应的CMOS器件及其制备方法。本发明的CMOS器件在隔离区的正下方设置俘获载流子的附加隔离区。该附加隔离区的材料为多孔硅等，由于多孔硅是一种通过电化学阳极氧化单晶硅片形成的海绵状结构的功能材料，多孔硅的表面层内存在大量的微孔和悬挂键。这些缺陷会在多孔硅的禁带中央形成缺陷态，缺陷态可俘获载流子，导致电阻增大，且随着腐蚀电流密度的增大，孔隙率增大，多孔硅中的缺陷增多。本发明中利用多孔硅中缺陷态俘获载流子的特性可减小重离子引起的电荷共享效应，浅沟道隔离STI区和下方隔离区的形成只需要一次光刻，工艺简单，且可以极大地提高集成电路的抗辐射性能。