-
公开(公告)号：CN118284040A
公开(公告)日：2024-07-02
申请号：CN202410253969.3
申请日：2024-03-06
Applicant: 北京大学
Abstract: 本发明公开一种垂直超薄沟道DRAM单元器件的制备方法，属于超大规模集成电路制造技术领域。本发明通过淀积薄膜厚度定义垂直沟道的宽度，实现超越光学光刻精度的沟道尺寸控制，并减少了定义有源区的光刻次数，实现了垂直超薄沟道DRAM单元器件的制备。采用本发明提高了DRAM存储密度，可以更紧凑地实现4F2单元。
-
公开(公告)号：CN118099215A
公开(公告)日：2024-05-28
申请号：CN202410219466.4
申请日：2024-02-28
Applicant: 北京大学
Abstract: 本发明提供了一种抗总剂量辐射的多栅新结构器件，属于半导体技术领域。本发明包括：半导体衬底，其上连接有Fin条和STI区；STI区位于相邻两个Fin条之间，STI区垂直于源漏方向的剖面中间部分被挖空；Fin条顶部至中部与STI区没有接触的表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区；Fin条下部被STI区包裹；源漏位于沟道区两端。本发明通过挖空STI区的剖面中间部分，剩余的STI区包裹两侧的Fin条。由于氧化层体积的减少，辐射诱生的氧化层陷阱电荷数量减少，Sub‑Fin区域难以反型形成泄漏通道，因此能够减小辐照引起的器件关态泄漏电流增加，其抗总剂量辐射能力得到增强。
-
公开(公告)号：CN110929468B
公开(公告)日：2022-08-02
申请号：CN201911111343.4
申请日：2019-11-14
Applicant: 北京大学
IPC: G06F30/39 , G06F30/367
Abstract: 本发明公开了一种单粒子辐照引入的涨落的表征方法及应用，通过测试提取单粒子辐照前后多个不同尺寸器件的阈值电压分布，获得单粒子辐照引起的阈值电压涨落，进而对工艺涨落模型进行修正，修正辐射环境下工作的电路设计裕度要求。本发明计算方法简单，应用范围广，可以面向不同技术代和不同辐射环境应用需求，修正辐射环境下工作的电路设计裕度要求，提高纳米级集成电路在辐射环境下工作的可靠性。
-
公开(公告)号：CN108376709B
公开(公告)日：2020-06-26
申请号：CN201810198645.9
申请日：2018-03-12
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提出了一种插入倒T形介质层的FinFET器件及其制备方法，属于超大规模集成电路制造技术领域。本发明通过在sub‑Fin区域形成超薄倒T形介质层，隔断了辐照后sub‑Fin区域连通源漏的泄漏电流通道，可以减小辐照引起的器件关态泄漏电流退化。与普通体硅FinFET相比，本发明器件关态泄漏电流更小；且制备方法与现有CMOS工艺完全兼容，可以免去PTS掺杂。
-
公开(公告)号：CN106952959A
公开(公告)日：2017-07-14
申请号：CN201710156420.2
申请日：2017-03-16
Applicant: 北京大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公布了一种锗硅沟道鳍式场效应晶体管及其制备方法。该锗硅沟道鳍式场效应晶体管通过热氧化形成体在绝缘层上(BOI)结构，切断了源漏间的泄漏电流通道，能够有效抑制器件的泄漏电流，并且比SGOI FinFET具有更小的埋氧层面积，可以改善散热效果。另外，在氧化过程中利用锗聚集技术有利于提高沟道中锗组分，提高载流子迁移率，从而提高开态电流。
-
Patent Agency Ranking
公开(公告)号：CN106898643A
公开(公告)日：2017-06-27
申请号：CN201710156417.0
申请日：2017-03-16
Applicant: 北京大学
IPC: H01L29/10 , H01L29/161 , H01L29/78 , H01L21/336 , B82Y30/00 , B82Y40/00
Abstract: 本发明公布了一种高迁移率沟道双纳米线场效应晶体管及其制备方法。首先在Fin条底部、顶部和侧壁形成锗扩散阻挡层，对锗硅Fin条进行氧化，利用锗硅在氧化硅上氧化时趋于形成纳米线结构的特点，在Fin条顶部和底部分别形成纳米线结构；同时，利用锗聚集技术，使锗向Fin条顶部和底部扩散，提高沟道中锗组分，进而提高载流子迁移率，从而提高驱动电流。另外，双纳米线结构可以在提高驱动电流的同时节省芯片面积。
-
公开(公告)号：CN105161524A
公开(公告)日：2015-12-16
申请号：CN201510429977.X
申请日：2015-07-21
Applicant: 北京大学
IPC: H01L29/423 , H01L29/06 , H01L29/78 , H01L21/336
CPC classification number: H01L29/42316 , H01L29/0603 , H01L29/0684 , H01L29/66484 , H01L29/783
Abstract: 本发明公开了一种抗单粒子辐射的场效应晶体管及其制备方法。本发明的场效应晶体管包括：衬底、浅槽隔离区、掺杂区、源区、漏区、冗余电极区、主管栅介质、冗余栅介质、主管栅极和冗余栅极；本发明隶属于版图级设计加固方法，一定程度上可以从瞬态脉冲产生的源头抑制MOSFET对单粒子辐照的敏感性；本发明基于辐射效应的电荷分享原理，在敏感pn结周围形成冗余电极区/衬底pn结，使其在无辐射时不影响MOSFET的工作性能，有辐射时可以分担收集辐射电离效应产生的电荷，从而减少被保护的敏感pn结的收集电荷；并且，与使用高密度体接触/阱接触的设计加固方法相比，本发明需要的版图总面积较小，具有更高的集成度。
-
公开(公告)号：CN102938418B
公开(公告)日：2015-08-12
申请号：CN201210440187.8
申请日：2012-11-07
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括：衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙、轻掺杂漏LDD区以及防泄漏区；防泄漏区凹陷在埋氧层内，并且位于半导体体区之下。本发明光刻SOI器件的埋氧层形成凹陷区，外延生长半导体材料并对其分区域进行掺杂，形成防泄漏区，位于中间的第二部分为重掺杂区，不易被辐射在埋氧形成的带正电的陷阱电荷反型，可以有效地抑制辐射引起的SOI器件的背栅泄漏电流，增加了SOI器件在辐射环境下的可靠性。本发明只需要在常规SOI器件的制备过程中引入光刻、外延及离子注入掺杂等常规工艺方法，因此，工艺流程简单且与现有的工艺技术兼容。
-
公开(公告)号：CN102769016B
公开(公告)日：2015-01-14
申请号：CN201210289276.7
申请日：2012-08-14
Applicant: 北京大学
IPC: H01L27/092 , H01L29/78 , H01L23/552 , H01L21/8238
CPC classification number: H01L27/092 , H01L21/8238 , H01L21/823814 , H01L21/823828 , H01L21/823885 , H01L29/66636 , H01L29/66666 , H01L29/7788 , H01L29/7827
Abstract: 本发明公开了一种抗辐射的CMOS器件及其制备方法，属于CMOS集成电路技术领域。该CMOS器件包括衬底、源区、漏区以及位于衬底上的垂直沟道，在垂直沟道内增加一介质保护区一，该介质保护区一位于垂直沟道中央，将垂直沟道分为两部分，所述介质保护区一的高度等于垂直沟道长度，以有源硅台中轴线为中心，介质保护区一的边缘距离沟道外侧为20～100nm；同时在衬底上的源区或漏区的下方设有介质保护区二，该介质保护区二的长度与源区或漏区的长度相等，所述介质保护区二的高度为10～50nm。本发明由于增加介质保护区，可有效隔断器件源区和漏区收集电荷的路径，改善了器件的单粒子特性。
-
公开(公告)号：CN102623505B
公开(公告)日：2014-07-02
申请号：CN201210096469.0
申请日：2012-04-01
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明公开了一种基于垂直双栅的抗辐照晶体管及其制备方法，属于半导体器件领域。该器件包括凸形沟道、源、漏、底栅和顶栅，凸形沟道左右两边延伸到源端，凸形沟道凸起的部分连接漏。本发明由于单粒子垂直漏端入射的时候只经过沟道的垂直部分，不经过凸形沟道左右延伸部分，沟道左右延伸部分得到保护，重粒子辐照后沟道受影响的范围比较小，因而抗单粒子性能得到改善。且本发明提出了漏端位于沟道的凸起上，漏端与STI区完全隔开，STI区陷入的电荷无法在源漏间形成泄漏通道，因而具有很好的抗总剂量特性。
-
-
-
-
-
-
-
-
-
Search Results
115
records
(took 0.032 seconds)
