公开(公告)号：CN103367450B

公开(公告)日：2016-02-17

申请号：CN201310167855.9

申请日：2013-05-09

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  武唯康 ,  冯慧

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开了一种抗辐射加固的SOI器件及其制备方法。本发明的SOI器件包括半导体衬底、埋氧层、体区、栅区、源区和漏区、栅侧墙、LDD区及隔离氧化层，其中，在体区的下表面和埋氧层的上表面之间，以及体区在宽度方向上的两个侧壁与隔离氧化层之间设置有U型保护层，沿着沟道的宽度方向形状成U型。本发明在体区中引入U型保护层，即使辐射使得在厚的埋氧层和隔离氧化层中陷入大量的电荷，重掺杂的U型保护层也很难发生反型。对于全耗尽SOI器件，由于埋氧上方存在重掺杂区，背面体区-埋氧层界面处的表面电势不容易受到辐射在埋氧中陷入的正电荷的影响，因此引入重掺杂的U型可以减小辐射对全耗尽SOI器件前栅阈值电压的影响。

公开(公告)号：CN102610644A

公开(公告)日：2012-07-25

申请号：CN201110436081.6

申请日：2011-12-22

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336 ,  H01L21/762

Abstract: 本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括半导体衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙以及LDD区，其中在半导体体区引入两个防止泄漏通道产生的隔离保护层，该隔离保护层位于半导体体区中埋氧层的正上方，分别紧临源区和漏区。本发明中的隔离保护层的禁带宽度远远大于硅材料的禁带宽度，所以反型电子在源区和漏区间移动需要克服较大的势垒高度，背栅反型的导电通道很难形成，抑制了辐射时背栅泄漏电流的产生。本发明基于SOI器件的常规工艺，制作方法简单，不需要引入额外的光刻版，且由于隔离保护层并未延展至整个背栅沟道，减小了对前栅阈值电压的影响。

公开(公告)号：CN102522424A

公开(公告)日：2012-06-27

申请号：CN201110436842.8

申请日：2011-12-23

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L29/32 ,  H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7833 ,  H01L21/823878 ,  H01L27/0921 ,  H01L29/32

Abstract: 本发明公开了一种减小电荷共享效应的CMOS器件及其制备方法。本发明的CMOS器件在隔离区的正下方设置俘获载流子的附加隔离区。该附加隔离区的材料为多孔硅等，由于多孔硅是一种通过电化学阳极氧化单晶硅片形成的海绵状结构的功能材料，多孔硅的表面层内存在大量的微孔和悬挂键。这些缺陷会在多孔硅的禁带中央形成缺陷态，缺陷态可俘获载流子，导致电阻增大，且随着腐蚀电流密度的增大，孔隙率增大，多孔硅中的缺陷增多。本发明中利用多孔硅中缺陷态俘获载流子的特性可减小重离子引起的电荷共享效应，浅沟道隔离STI区和下方隔离区的形成只需要一次光刻，工艺简单，且可以极大地提高集成电路的抗辐射性能。

公开(公告)号：CN103311301B

公开(公告)日：2016-06-29

申请号：CN201310169244.8

申请日：2013-05-09

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  武唯康 ,  冯慧

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/78648

Abstract: 本发明公开了一种抑制辐射引起背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括半导体衬底、埋氧层、体区、栅区、源区和漏区、栅侧墙以及LDD区，其中，位于SOI器件体区正下方的埋氧层的厚度在10nm以下，并且在体区正下方的埋氧层与衬底之间设置有高掺杂的埋氧电荷控制层。本发明在体区正下方的埋氧层的厚度减薄至10nm以下，辐射时该区域陷入的正电荷数量也随之减小；同时使体区内的电子遂穿入薄的埋氧层并与辐射产生的陷阱正电荷发生复合的概率增大；并且埋氧电荷控制层，降低了辐射在埋氧中的陷阱正电荷对体区电势的影响。本发明利用简单的制备方法，在不影响常规电学特性的前提下，有效的改善了SOI器件的辐射响应。

公开(公告)号：CN103219384B

公开(公告)日：2015-05-20

申请号：CN201310115866.2

申请日：2013-04-03

Applicant: 北京大学

Inventor： 黄如 ,  武唯康 ,  安霞 ,  谭斐 ,  黄良喜 ,  冯慧 ,  张兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L27/0251 ,  H01L29/0673 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/775

Abstract: 本发明公开了一种抗单粒子辐射的多栅器件及其制备方法。本发明的多栅器件包括：衬底；在衬底上且分别位于两端的源区和漏区；在衬底上的源区和漏区之间的凸出的鳍型结构和介质层；在鳍型结构和介质层上的栅介质和栅电极；以及在相邻的两个鳍之间的漏区中设置有两层互相分开的隔离层，两层隔离层之间形成夹心。夹心与衬底的掺杂类型相反，与衬底形成分流pn结，并且分流pn结电极与漏极并不相连，这样被分流pn结收集的部分电荷不会输出到漏极，最终可以从多栅器件内导出，从而减弱了单粒子效应的影响。与现有技术的多栅器件相比，本发明可以做到在两者版图面积几乎相同的前提之下，有效地提高器件抗单粒子辐射的能力。

公开(公告)号：CN102386186A

公开(公告)日：2012-03-21

申请号：CN201110359705.9

申请日：2011-11-14

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L27/092 ,  H01L29/08 ,  H01L21/8238

CPC classification number: H01L29/6653 ,  H01L21/823814 ,  H01L29/1083 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明公开了一种减小辐射产生电荷收集的CMOS器件及其制备方法。本发明的CMOS器件在源区和漏区的正下方设置重掺杂的抑制电荷收集区，该区域的掺杂类型和源区和漏区的掺杂类型相反，且掺杂浓度不小于源区和漏区的掺杂浓度。抑制电荷收集区的横向范围略小于或者等于源区和漏区的横向范围，且向沟道的横向位置不超过源区和漏区的边缘。本发明的CMOS器件可以大大减小单粒子作用下出现的“漏斗”范围，使在电场作用下瞬时收集的电荷减小。由于耗尽层宽度变窄，在“漏斗”范围内的电子空穴对扩散至耗尽层边缘更加困难，因此敏感节点收集的电荷会大大降低，有效抑制单粒子瞬态对集成电路造成的影响。

公开(公告)号：CN101923596A

公开(公告)日：2010-12-22

申请号：CN201010275725.3

申请日：2010-09-08

Applicant: 北京大学

Inventor： 薛守斌 ,  王思浩 ,  谭斐 ,  安霞 ,  黄如 ,  张兴

IPC: G06F17/50

Abstract: 本发明涉及一种集成电路辐照效应的估算方法，属于集成电路领域。该估算方法主要包括以下步骤：A.将受到辐照后的集成电路中的NMOS器件在源、漏之间形成的导电通路作为一个寄生晶体管；B.利用陷阱电荷数与辐照剂量的关系式：Qtrap∝δT2STID，其中Qtrap是STI中俘获的电荷，TSTI寄生晶体管有效的栅氧厚度，D是辐照剂量，δ为拟合系数，得到寄生晶体管的漏电流，从而估算出整个集成电路的辐照效应。本发明可通过电路仿真，预测辐照损伤对集成电路的影响，同时也可以预测电路的敏感节点，进而为电路的抗辐照加固技术给予指导，并且可以降低实验成本。

公开(公告)号：CN103219384A

公开(公告)日：2013-07-24

申请号：CN201310115866.2

申请日：2013-04-03

Applicant: 北京大学

Inventor： 黄如 ,  武唯康 ,  安霞 ,  谭斐 ,  黄良喜 ,  冯慧 ,  张兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L27/0251 ,  H01L29/0673 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/775

Abstract: 本发明公开了一种抗单粒子辐射的多栅器件及其制备方法。本发明的多栅器件包括：衬底；在衬底上且分别位于两端的源区和漏区；在衬底上的源区和漏区之间的凸出的鳍型结构和介质层；在鳍型结构和介质层上的栅介质和栅电极；以及在相邻的两个鳍之间的漏区中设置有两层互相分开的隔离层，两层隔离层之间形成夹心。夹心与衬底的掺杂类型相反，与衬底形成分流pn结，并且分流pn结电极与漏极并不相连，这样被分流pn结收集的部分电荷不会输出到漏极，最终可以从多栅器件内导出，从而减弱了单粒子效应的影响。与现有技术的多栅器件相比，本发明可以做到在两者版图面积几乎相同的前提之下，有效地提高器件抗单粒子辐射的能力。

公开(公告)号：CN102278935B

公开(公告)日：2012-10-10

申请号：CN201110103196.3

申请日：2011-04-25

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  张兴

IPC: G01B7/00

Abstract: 本发明公开了一种CMOS器件辐照位移损伤区在沟道的相对位置的估算方法。将CMOS器件的沟道平均分为两部分，靠近源端的部分为区域I，靠近漏端的部分为区域II。辐照后与辐照前相比，若栅源电容减小，而栅漏电容增大，则辐照位移损伤区在区域I，若栅源电容增大，而栅漏电容减小，则辐照位移损伤区在区域II。本发明针对CMOS器件，通过辐照前后本征电容的变化去表征辐照产生位移损伤区在沟道中的相对位置，方法简单，容易操作，为确定辐照位移损伤区在CMOS器件位置提供了一种思路，对单粒子研究和单粒子建模以及集成电路加固都有重大意义。

公开(公告)号：CN102278935A

公开(公告)日：2011-12-14

申请号：CN201110103196.3

申请日：2011-04-25

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  张兴

IPC: G01B7/00

Abstract: 本发明公开了一种CMOS器件辐照位移损伤区在沟道的相对位置的估算方法。将CMOS器件的沟道平均分为两部分，靠近源端的部分为区域I，靠近漏端的部分为区域II。辐照后与辐照前相比，若栅源电容减小，而栅漏电容增大，则辐照位移损伤区在区域I，若栅源电容增大，而栅漏电容减小，则辐照位移损伤区在区域II。本发明针对CMOS器件，通过辐照前后本征电容的变化去表征辐照产生位移损伤区在沟道中的相对位置，方法简单，容易操作，为确定辐照位移损伤区在CMOS器件位置提供了一种思路，对单粒子研究和单粒子建模以及集成电路加固都有重大意义。