公开(公告)号：CN102208351B

公开(公告)日：2012-10-10

申请号：CN201110139383.7

申请日：2011-05-27

Applicant: 北京大学

Inventor： 黄如 ,  诸葛菁 ,  樊捷闻 ,  艾玉杰 ,  王润声 ,  黄欣

IPC: H01L21/336 ,  B82Y40/00

Abstract: 本发明公布了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。包括：隔离并淀积SiO2；定义纳米线区域和大源漏区域；将光刻胶上的图形转移到SiO2硬掩膜上；淀积与Si有高刻蚀选择比的材料A；定义Fin硬掩膜；将光刻胶上的图形转移到材料A硬掩膜上；源漏注入；形成Si Fin和大源漏；形成纳米线；定义沟道区；将光刻胶上露出来区域的材料A去除；将光刻胶露出来区域的SiO2去除；形成栅氧化层；淀积多晶硅；多晶硅注入；淀积SiN；定义栅线条；形成栅线条；淀积SiN；形成SiN侧墙；淀积和化学机械抛光SiO2；湿法腐蚀SiN；淀积SiO2；退火；完成器件制备。本发明空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。

公开(公告)号：CN101847576B

公开(公告)日：2012-01-25

申请号：CN201010153583.3

申请日：2010-04-23

Applicant: 北京大学

Inventor： 黄如 ,  浦双双 ,  许晓燕 ,  安霞 ,  郝志华 ,  范春晖 ,  王润声 ,  艾玉杰

IPC: H01L21/027 ,  H01L21/306 ,  H01L21/316 ,  G03F7/00

Abstract: 本发明提供了一种制备超窄槽的方法，属于超大规模集成电路制造技术领域。该方法具体包括：首先在衬底上制备化学机械抛光停止层；然后淀积一氮化硅层，在氮化硅层上淀积一多晶硅层；随后将多晶硅加工成窄槽；再将多晶硅上定义出的窄槽转移到衬底材料上，从而实现在衬底材料上制备超窄槽。本发明制备出的多晶硅超窄槽的截面形状接近理想矩形，从而在衬底材料上制备出的超窄槽的形状也接近矩形，且此方法制备超窄槽的宽度可以精确控制到10纳米。此外，采用此工艺制备出的超窄槽左右两侧材料分布情况一致，因此可以制备出左右两侧深度相同的衬底材料的超窄槽。

公开(公告)号：CN102214595A

公开(公告)日：2011-10-12

申请号：CN201110139058.0

申请日：2011-05-26

Applicant: 北京大学

Inventor： 黄如 ,  诸葛菁 ,  樊捷闻 ,  艾玉杰 ,  王润声 ,  黄欣

IPC: H01L21/762 ,  H01L21/8238 ,  B82B3/00

CPC classification number: H01L29/78696 ,  H01L21/76289 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66772

Abstract: 本发明提供了一种空气为侧墙的围栅硅纳米线晶体管的制备方法，包括：隔离并淀积SiN；淀积SiO2；定义沟道区和大源漏区；将光刻胶上的图形转移到SiN和SiO2硬掩膜上；淀积与Si有高刻蚀选择比的材料；定义Fin条；形成Fin和大源漏的硬掩膜；形成Si Fin条和大源漏；淀积SiN；刻蚀SiN，形成SiN侧墙；氧化，形成纳米线；去除氧化层，形成悬空纳米线；形成栅氧化层；淀积多晶硅；定义栅线条；将光刻胶上的图形转移到多晶硅上；多晶硅和源漏注入；湿法腐蚀SiN；淀积SiO2，形成空气侧墙；退火激活杂质；完成器件制备。本发明的方法，与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。

公开(公告)号：CN102053114A

公开(公告)日：2011-05-11

申请号：CN201010528764.X

申请日：2010-11-02

Applicant: 北京大学

Inventor： 邹积彬 ,  黄如 ,  王润声 ,  艾玉杰 ,  樊捷闻

IPC: G01N27/60

CPC classification number: H01L22/14 ,  G01R31/2621 ,  G01R31/2642 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了无衬底引出半导体器件的栅介质层陷阱密度的测试方法。所述器件的源漏左右对称，测试仪连接源漏的探针及电缆左右对称，首先控制栅、源、漏的偏压设置使器件处于不形成反型层且栅介质层陷阱不限制电荷的初始状态，然后通过改变偏压设置依次循环进行下述步骤：1)将载流子通过源漏送入沟道产生反型层，且部分载流子被栅介质层陷阱限制；2)将反型层载流子分别引回源漏，但被栅介质层陷阱限制住的载流子不流回沟道；3)使栅介质层陷阱限制的载流子仅通过漏端流出；根据循环周期、器件沟道尺寸和源漏直流电流计算出栅介质层陷阱密度。该方法简便有效，设备简单，成本低廉，适用于无衬底引出器件，特别是围栅器件的栅介质层陷阱测试。

公开(公告)号：CN101924139A

公开(公告)日：2010-12-22

申请号：CN201010219179.1

申请日：2010-06-25

Applicant: 北京大学

Inventor： 黄如 ,  云全新 ,  安霞 ,  艾玉杰 ,  张兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0653 ,  H01L29/1083 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7834 ,  H01L29/7848 ,  H01L29/7849

Abstract: 本发明公开了一种应变沟道场效应晶体管及其制备方法。该场效应晶体管包括衬底、源漏、栅介质层和栅极，其特征在于，所述源漏与衬底之间有“L”形的复合隔离层，包住源漏靠近沟道一边的部分侧面和源漏底部，该复合隔离层又分为两层，即与衬底直接接触的“L”形绝缘薄层和与源漏直接接触的“L”形高应力层。该结构的场效应晶体管通过高应力层在沟道中引入应力，提高了载流子的迁移率，同时从根本上改善了场效应晶体管的器件结构，提升了器件的短沟效应抑制能力。

公开(公告)号：CN101789374A

公开(公告)日：2010-07-28

申请号：CN201010100174.7

申请日：2010-01-22

Applicant: 北京大学

Inventor： 艾玉杰 ,  黄如 ,  郝志华 ,  范春晖 ,  浦双双 ,  王润声 ,  云全新

IPC: H01L21/329 ,  H01L21/3105

Abstract: 本发明公开了一种自对准制备平面碰撞电离场效应晶体管(IMOS)的方法，降低了制备平面IMOS对光刻工艺的要求。该方法中，IMOS的源漏区、沟道区与碰撞电离区是由一次光刻定义出来的，不存在对准偏差的影响，通过在后续工艺中选择性湿法腐蚀源区、漏区和碰撞电离区上方的介质膜，可以依次自对准的将它们制备出来，由此消除了传统制备IMOS工艺中多次光刻之间对准偏差的影响，有利于制备出特性稳定可靠的平面IMOS器件。

公开(公告)号：CN102053114B

公开(公告)日：2012-12-12

申请号：CN201010528764.X

申请日：2010-11-02

Applicant: 北京大学

Inventor： 邹积彬 ,  黄如 ,  王润声 ,  艾玉杰 ,  樊捷闻

IPC: G01N27/60

CPC classification number: H01L22/14 ,  G01R31/2621 ,  G01R31/2642 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了无衬底引出半导体器件的栅介质层陷阱密度的测试方法。所述器件的源漏左右对称，测试仪连接源漏的探针及电缆左右对称，首先控制栅、源、漏的偏压设置使器件处于不形成反型层且栅介质层陷阱不限制电荷的初始状态，然后通过改变偏压设置依次循环进行下述步骤：1)将载流子通过源漏送入沟道产生反型层，且部分载流子被栅介质层陷阱限制；2)将反型层载流子分别引回源漏，但被栅介质层陷阱限制住的载流子不流回沟道；3)使栅介质层陷阱限制的载流子仅通过漏端流出；根据循环周期、器件沟道尺寸和源漏直流电流计算出栅介质层陷阱密度。该方法简便有效，设备简单，成本低廉，适用于无衬底引出器件，特别是围栅器件的栅介质层陷阱测试。

公开(公告)号：CN101915624B

公开(公告)日：2012-07-25

申请号：CN201010163419.0

申请日：2010-05-06

Applicant: 北京大学

Inventor： 黄如 ,  黄欣 ,  薛守斌 ,  艾玉杰

IPC: G01K7/01 ,  H01L27/12 ,  H01L21/84

Abstract: 本发明提供了一种实时监测晶体管温度的热表征方法及结构，属于表征晶体管热效应的监测技术领域。该方法通过在晶体管栅上设置一材料层，材料层与晶体管栅构成P-N结，利用P-N结的IV特性测得晶体管器件的温度。本发明将单个器件与高灵敏度的温控二极管结合，因PN结位于沟道上方的多晶硅栅上，更真实地接近器件的实际温度，可实时监测器件温度，操作简单。在大规模晶体管阵列中，该结构用于解决实时监控芯片温度和热点分布等问题的同时，可对器件局部区域进行加热，据此分析器件的可靠性和电路失配等问题，除此之外，该结构面积与器件尺寸相当，可集成于芯片。

公开(公告)号：CN102364660A

公开(公告)日：2012-02-29

申请号：CN201110333277.2

申请日：2011-10-28

Applicant: 北京大学

Inventor： 黄如 ,  孙帅 ,  艾玉杰 ,  樊捷闻 ,  王润声 ,  徐晓燕

IPC: H01L21/027 ,  G03F7/00

Abstract: 本发明公开了一种基于光刻和氧化工艺相结合来实现超细纳米线条的方法，属于微电子半导体器件晶体管制造的技术领域。该方法基于普通光学光刻与氧化工艺相结合的方法来得到悬空超细线条。制备出的纳米线的直径可由淀积氮化硅的厚度和两次氧化分别通过时间及温度来精确地控制在以下，并由于干法氧化速度较慢，所以对最终细线条的尺寸可以得到精确地控制。同时利用传统普通光学光刻和氧化工艺，成本低，可行性高。

公开(公告)号：CN102315170A

公开(公告)日：2012-01-11

申请号：CN201110138735.7

申请日：2011-05-26

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  艾玉杰 ,  孙帅 ,  王润声 ,  邹积彬 ,  黄欣

IPC: H01L21/8234 ,  H01L21/762 ,  H01L21/311 ,  B82B3/00

CPC classification number: H01L29/66772 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明提出一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法，包括：定义有源区；淀积氧化硅薄膜作为硬掩膜；并形成源漏和连接源漏的细条状的图形结构；通过刻蚀硅工艺，将硬掩膜上的图形结构转移到硅材料上；抑制底管离子注入；通过湿法腐蚀硅材料，悬空连接源漏的硅细线条；将硅细线条缩小到纳米尺寸形成硅纳米线；淀积多晶硅薄膜；通过电子束光刻形成多晶硅栅线条，跨过硅纳米线，并形成全包围纳米线的结构；通过在衬底上淀积氧化硅薄膜和接下来的刻蚀氧化硅工艺，在多晶硅栅线条两侧形成氧化硅侧墙；通过离子注入和高温退火，形成源漏结构，最终制备出纳米线场效应晶体管，该方法与常规集成电路制造技术兼容，制备工艺简单、方便、周期短。