公开(公告)号：CN1848428A

公开(公告)日：2006-10-18

申请号：CN200610074082.X

申请日：2006-04-04

Applicant: 尔必达存储器株式会社

Inventor： 柴本正训 ,  久野奈柄

IPC: H01L25/03 ,  H01L23/367

CPC classification number: G11C5/00 ,  G11C5/143 ,  H01L23/367 ,  H01L25/105 ,  H01L2225/107 ,  H01L2225/1094 ,  H01L2924/0002 ,  H01L2924/15311 ,  H05K1/181 ,  H01L2924/00

Abstract: 在存储器模块中，排列多个半导体存储器插件并安装在模块基板上，并且将控制半导体插件配置在半导体存储器插件的排列的中央部、且安装在模块基板上。相对于半导体存储器插件的排列方向非热连接地设置有：与控制半导体插件热连接的控制半导体用散热器、和与多个半导体存储器插件热连接的半导体存储器用散热器。

公开(公告)号：CN1845325A

公开(公告)日：2006-10-11

申请号：CN200610073556.9

申请日：2006-04-10

Applicant: 尔必达存储器株式会社

Inventor： 片桐光昭 ,  柴本正训 ,  原敦 ,  青木孝一郎 ,  谏田尚哉 ,  菊地修司 ,  谷江尚史

IPC: H01L25/065 ,  H01L23/488

CPC classification number: H01L25/0657 ,  H01L24/50 ,  H01L2225/06527 ,  H01L2225/06551 ,  H01L2225/06579 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/15311 ,  H01L2924/3011

Abstract: 本发明的层叠型半导体装置具有：底部基板，在端部形成将多个连接端子直线状排列的端子列，并具有将上述多个连接端子及外部端子电连接的布线图形；一个或多个半导体芯片，具有以和上述端子列大致平行的位置关系直线状排列的焊盘列，被层叠在上述底部基板上；和一个或多个内插基板，形成有包括多个布线的布线层，上述多个布线电连接上述焊盘列的焊盘和上述端子列的连接端子，被配置为彼此大致平行且大致等长。

公开(公告)号：CN1819256A

公开(公告)日：2006-08-16

申请号：CN200610006478.0

申请日：2006-02-09

Applicant: 尔必达存储器株式会社

Inventor： 浅野勇 ,  藤幸雄 ,  中井洁 ,  川越刚

IPC: H01L27/24 ,  G11C11/00

CPC classification number: G11C13/0004 ,  G11C13/003 ,  G11C2213/78 ,  G11C2213/79 ,  H01L27/2436 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144

Abstract: 本发明的相变存储器装置具有：半导体基板；分别设置在矩阵状排列的多个字线和多个位线的各交点上的一个MOS晶体管；多个相变存储器元件，在半导体基板上堆积相变材料的相变层中，在和一个MOS晶体管的扩散层的上部相对的区域中形成，存储保持多位数据；以及下部电极构造，使多个相变存储器元件中的每一个与一个MOS晶体管的扩散层电连接。

公开(公告)号：CN1741264A

公开(公告)日：2006-03-01

申请号：CN200510092296.5

申请日：2005-08-26

Applicant: 尔必达存储器株式会社

Inventor： 田中克彦

IPC: H01L21/768 ,  H01L21/28

CPC classification number: H01L21/76877 ,  H01L21/28556 ,  H01L21/7685 ,  H01L21/76876

Abstract: 通过如下步骤来实现制造半导体器件的方法。在置于室中的半导体基片的导电部分上形成层间绝缘膜；形成接触孔以通过层间绝缘膜到达导电部分；形成阻挡金属层以覆盖接触孔的侧壁部分的底部；从含氟的材料气体中形成钨层，并且通过后净化工艺从钨层中去除氟，形成的钨层填充其中已形成了阻挡金属层的接触孔。

公开(公告)号：CN1684242A

公开(公告)日：2005-10-19

申请号：CN200510064979.X

申请日：2005-04-13

Applicant: 尔必达存储器株式会社

Inventor： 大桥拓夫 ,  诹访刚 ,  久保田大志

IPC: H01L21/76 ,  H01L21/316 ,  H01L21/324

CPC classification number: H01L21/76224 ,  H01L21/28185 ,  H01L21/28238

Abstract: 一种半导体器件的制造方法，包括如下步骤：在硅衬底上形成沟槽用于器件隔离；以及在从生长掩埋氧化膜之后直至生长栅多晶硅的期间的任一步骤中，在包含稀有气体的气氛中对硅衬底进行退火。

公开(公告)号：CN1220216C

公开(公告)日：2005-09-21

申请号：CN02126575.5

申请日：2002-07-24

Applicant: 尔必达存储器株式会社

Inventor： 伊藤丰 ,  桥本刚

IPC: G11C11/4074 ,  H02M3/07

CPC classification number: H02M3/07 ,  H02M2001/0032 ,  H02M2001/009 ,  Y02B70/16

Abstract: 在一种升压电路中，包括连接在节点(N1，N3)之间的第一激励电容器(CP1)和连接在节点(N2，N4)之间的第二激励电容器(CP2)，该升压电路包括第一至第五开关(S1-S5)。第一开关(S1)连接到节点(N1)以及被连接到电源节点、地节点和升压节点中的一个。第二开关(S2)连接到节点(N2)以及被连接到电源节点、地节点和升压节点中的一个。安置在节点(N3，N4)之间的第三开关(S3)闭合或断开。第四开关(S4)连接到节点(N3)以及被连接到电源节点、升压节点和一个非连接节点中的一个。第五开关(N5)连接到节点(N4)以及被连接到电源节点、升压节点和非连接节点中的一个。

公开(公告)号：CN1215563C

公开(公告)日：2005-08-17

申请号：CN02132246.5

申请日：2002-09-03

Applicant: 尔必达存储器株式会社

Inventor： 桥本刚 ,  伊藤丰

IPC: H01L27/108 ,  G11C11/401

CPC classification number: G11C11/4074 ,  G11C11/406

Abstract: 在要求进行刷新操作的半导体存储器中，在每次结束刷新操作时，控制方法将作为比外部电源电压高的升高电压的位线电压、作为施加到半导体衬底上的负电压的存储阵列衬底电压以及用于再现保持在存储单元内的数据的位线预充电电压停止预定的周期。在这种情况下，将字线的电压输出端和存储阵列衬底电压分别驱动到地电位。为了恢复这些电压，停止输出字线电压，直到存储阵列衬底电压升高到某种程度。

公开(公告)号：CN1652442A

公开(公告)日：2005-08-10

申请号：CN200510050901.2

申请日：2002-07-24

Applicant: 尔必达存储器株式会社

Inventor： 伊藤丰 ,  桥本刚

IPC: H02M3/07 ,  G11C11/4074

CPC classification number: H02M3/07 ,  H02M2001/0032 ,  H02M2001/009 ,  Y02B70/16

Abstract: 在一种升压电路中，包括连接在节点(N1，N3)之间的第一激励电容器(CP1)和连接在节点(N2，N4)之间的第二激励电容器(CP2)，该升压电路包括第一至第五开关(S1－S5)。第一开关(S1)连接到节点(N1)以及被连接到电源节点、地节点和升压节点中的一个。第二开关(S2)连接到节点(N2)以及被连接到电源节点、地节点和升压节点中的一个。安置在节点(N3，N4)之间的第三开关(S3)闭合或断开。第四开关(S4)连接到节点(N3)以及被连接到电源节点、升压节点和一个非连接节点中的一个。第五开关(N5)连接到节点(N4)以及被连接到电源节点、升压节点和非连接节点中的一个。

公开(公告)号：CN1622292A

公开(公告)日：2005-06-01

申请号：CN200410043177.6

申请日：2004-05-13

Applicant: 尔必达存储器株式会社

Inventor： 神田隆行

IPC: H01L21/316 ,  H01L21/318 ,  H01L21/283 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088

CPC classification number: H01L21/823462

Abstract: 本发明公开了一种制造具有不同厚度氧化膜的半导体器件的方法，该方法包括：在衬底(301)上形成第一栅氧化膜(302)后，通过第一氧氮化工艺形成氮化层(303)。从衬底的薄膜部区上有选择地除去第一栅氧化膜。第二栅氧化膜形成工艺在薄膜部区中形成第二栅氧化膜(305A)，在厚膜部区中形成第三栅氧化膜(305B)。通过实施第二氧氮化工艺，在薄和厚部区形成氮化层(306A和306B)。

公开(公告)号：CN1551328A

公开(公告)日：2004-12-01

申请号：CN200410002445.X

申请日：2004-01-20

Applicant: 尔必达存储器株式会社

Inventor： 久保田大志 ,  北村义裕 ,  大桥拓夫 ,  樱井进 ,  神田隆行 ,  堀部晋一

IPC: H01L21/762

CPC classification number: H01L21/76232

Abstract: 提供了一种具有槽的半导体设备的制造方法，以在槽的拐角部分形成氧化膜，该氧化膜比其它部分厚度大且应力小。当形成于半导体衬底中的槽被氧化时，它在含有预定重量百分比的二氯乙烯的氧气气氛中被氧化，以使得形成在槽的拐角部分比其它部分的厚度更大的氧化膜，从而可以得到提高绝缘击穿特性的半导体设备。