-
公开(公告)号：CN111739939B
公开(公告)日：2024-12-06
申请号：CN202010642151.2
申请日：2020-07-06
Applicant: 重庆邮电大学
IPC: H01L29/737 , H01L29/06 , H01L21/331
Abstract: 本发明涉及一种高频硅锗异质结双极晶体管及其制造方法，属于电子技术领域。在单晶Si衬底上淀积埋氧化层；在基极窗口所对应的集电区的位置进行硼离子注入，并执行快速退火操作以消除晶格损伤；在集电区的一端刻蚀出凹槽形成STI隔离区，淀积填充重掺杂的Si材料；在基区的Ge组分采用阶梯型分布；在单晶Si薄层上淀积N+多晶硅作为发射极；在多晶Si发射极层、单晶Si薄层和基区SiGe薄层的两侧覆盖一层Si3N4应力膜，在发射区和基区同时引入单轴应力；光刻集电极、发射极和基极以外的金属，形成引线。本发明中在发射区和基区同时引入了单轴压应力，提高了载流子的迁移率和器件的频率特性，满足太赫兹频段对核心器件性能的要求。
-
公开(公告)号：CN112367059B
公开(公告)日：2024-05-17
申请号：CN202011338160.9
申请日：2020-11-25
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种声表面波滤波器的封装键合线等效电路模型，其包括一个声表面波滤波器，它是一个谐振器与另一个谐振器形成一个串并结构，然后再加上两个同样的谐振结构形成三级结构，最后再整体串联一个谐振器，同时在声表面波滤波器核心结构外加一个封装结构，其中封装等效电路为对键合线的等效电路、对封装输入的等效电路、对封装输出部分的等效电路、输入输出之间的等效电路、对芯片输入输出部分的等效电路及封装外壳对地的等效电路。本发明目的在于能够通过等效电路模拟封装外壳对芯片的影响。创新点在于相比较传统的封装等效电路，本发明对于封装的寄生效应考虑的更加具体考虑，基于封装等效电路的仿真效果对直接采用封装结构进行封装仿真的仿真效果有着很好的模拟效果。
-
公开(公告)号：CN117118395A
公开(公告)日：2023-11-24
申请号：CN202310875464.6
申请日：2023-07-17
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种用于Sigma Delta ADC的数字降采样滤波器，属于集成电路设计领域，所设计的数字降采样滤波器为一个三级级联的降采样数字滤波器，降采样为128倍，由滤波器F1、F2、F3级联而成。其中，滤波器F1由5个单级5阶CIC滤波器级联而成，其中每个单级CIC滤波器的降采样倍数为2，故F1的降采样倍数为32；滤波器F2为低通FIR滤波器，其中包括33个时延单元，2个降采样模块，34个系数模块以及34个加法器模块，降采样倍数为2；滤波器F3为半带滤波器，其结构由18个时延单元，2个降采样模块，18个系数模块和17个加法器组成，降采样倍数为2。该数字降采样滤波器可将高频噪声滤除，通过抽取将信号频率降低到奈奎斯特频率附近，最终输出所需的多位数字信号。
-
公开(公告)号：CN116208147A
公开(公告)日：2023-06-02
申请号：CN202211573290.X
申请日：2022-12-08
Applicant: 重庆邮电大学 , 中国电子科技集团公司第二十四研究所
Abstract: 本发明请求保护一种高无杂散动态范围的分段式R‑2R倒梯形电阻网络，该电路通过将R‑2R倒梯形电阻网络进行分段处理，并对高位段电阻网络进行无交叠旋转选择处理来提高电路的无杂散动态范围(Spurious‑free Dynamic Range，SFDR)。电路主要包括：温度计译码器，用于将高4位二进制码转码为15级温度计码；累加器，用于对高4位二进制码进行累加，产生对数移位器所需要的移位控制信号(也叫指针)；对数移位器，用于根据累加器输入的移位控制信号和输入的温度计码进行移位操作；电平保持电路，用来补偿数移位器进行移位操作时所损失的电平；锁存器，用于将低12位和高4位的信号进行时域对齐；分段式R‑2R倒梯形电阻网络，用于接收锁存器的数字信号，然后对数字信号进行解码。
-
公开(公告)号：CN115441871A
公开(公告)日：2022-12-06
申请号：CN202211132495.4
申请日：2022-09-08
Applicant: 重庆邮电大学
IPC: H03M1/10
Abstract: 本发明请求保护一种应用于流水线ADC的自适应后台校准系统，包括：采样保持模块，第一变频单元、第二变频单元，低速高精度ADC、待校准流水ADC、LMS自适应滤波器以及减法器；可校准流水线ADC因电容失配、有限运放增益、运放失调等非理想因素造成的线性误差。通过使用低速但高精度的ADC作为基准，与待校准的流水线ADC并联，并将两者的数字输出的差值送到数字自适应滤波器中进行处理，使流水线ADC的输出不断逼近低速但高精度ADC输出，从而达到数字校准的目的。这个过程中，正常的转换过程不受影响，不会降低原ADC的转换速度，具有校准精度高，收敛速度快、跟踪能力强等优点。
-
Patent Agency Ranking
公开(公告)号：CN115425937A
公开(公告)日：2022-12-02
申请号：CN202211006536.5
申请日：2022-08-22
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种应用于电压隔离的斩波运算放大电路，该电路主要包括跨导放大器amp1、amp2、amp3、amp4，amp5，斩波调制电路CHIN、CHOUT、CHfb、CHRRL，电容Cin1、Cin2、Cfb1、Cfb2、Cs1、Cs2、Cm1、Cm21a、Cm21b、Cm22a、Cm22b，电阻res1、res2，斩波调制信号fchop。斩波调制电路CHIN将高压端输入而来的模拟电压信号调制到频率为fchop的电压信号并通过隔离电容Cin1、Cin2耦合到低压端，低压端的偏置电阻res1、res2为低压端输入跨导放大器amp1重新提供直流偏置信号，CHOUT会将跨导放大器amp1的失调电压VOFFSET和1/f噪声调制到高频，同时将amp1的输出电流信号重新调制为从高压端输入的频率，最后输出电压的大小为输入信号Vout＝Vin×(Cfb/Cin)，纹波消除环消除跨导放大器amp1、amp2、amp3失调电压产生的纹波。
-
公开(公告)号：CN114978188A
公开(公告)日：2022-08-30
申请号：CN202210573766.3
申请日：2022-05-24
Applicant: 重庆邮电大学
IPC: H03M3/00
Abstract: 本发明请求保护一种基于二阶增量式sigma delta ADC的电容适配电路,包括反馈通路、量化器、第一级、第二级积分器、第一、第二、第三前馈通路、电容适配网络；反馈通路连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间，将量化器输出的输出信号进行处理得到反馈信号；第一前馈通路连接于调制器的输出端和量化器的输入端之间，第二前馈通路连接于第一级积分器的输出端和量化器的输入端之间，第三前馈通路连接于第二级积分器的输出端和量化器的输入端之间，前馈通路在量化之前对输入信号与第一级、第二级积分器的输出信号进行加权求和；电容适配网络连接在第一级积分器的输出与第二级积分器的输入之间，用于根据输入信号的幅值匹配不同的参数。
-
公开(公告)号：CN112532202A
公开(公告)日：2021-03-19
申请号：CN202011342947.2
申请日：2020-11-25
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于BVD模型的SAW谐振器及滤波器的设计方法，其包括SAW谐振器的参数设计和基于COMSOL的有限元仿真方法。其中SAW谐振器参数包括插指对数的计算，孔径宽度的计算，反射栅对数的计算。COMSOL有限元仿真方法包括，单个串或并联谐振器的性能仿真以及一阶和多阶滤波器的性能仿真。本发明的目的在于根据所需的滤波器中心频率和带宽快速高效的设计出单端对谐振器或梯形结构的SAW滤波器，然后利用有限元仿真进一步检验所设计的器件性能。本设计方法在保证精确度的同时采用二维模型，直接计算整个模型的导纳和频率响应，其仿真结果更加准确，且模型简单，仿真速度快。
-
公开(公告)号：CN109945899B
公开(公告)日：2021-01-26
申请号：CN201910219754.9
申请日：2019-03-22
Applicant: 重庆邮电大学
IPC: G01D5/249
Abstract: 本发明请求保护一种应用于输出缓冲器工艺角补偿的探测编码电路，包括工艺角探测电路、编码电路、逻辑控制电路。其中，工艺角探测电路由两个非门和四个相同尺寸的MOS管PM1—PM4、NM1—NM4构成，根据控制信号RST的变化输出工艺角电压曲线。编码电路包括4个相同比较器和触发器，将工艺角探测电路的输出信号与偏置电压作比较实现编码，本发明采用二极管连接的PMOS管产生偏置电压，通过输入信号Vpulse实现VP1/VP2、VN1/VN2的锁存。逻辑电路由6个与门和3个非门构成，通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号。通过减小输出信号各补偿类型下的Slew rate的差值达到工艺角补偿的目的。
-
公开(公告)号：CN112199912A
公开(公告)日：2021-01-08
申请号：CN202011000059.2
申请日：2020-09-22
Applicant: 重庆邮电大学
IPC: G06F30/331 , G06F30/327
Abstract: 本发明请求保护一种基于FPGA的自适应算法模块化设计方法。主要包括3个部分：(1)规范并行和非规范并行的自适应LMS滤波器设计(2)整个自适应FxLMS系统的电路模型搭建(3)Vivado综合工具下的RTL电路结构模型以及自适应算法的testbench平台。本发明创新点在于相比较传统的FxLMS算法，本发明在Simulink库基础上加入Xilinx System generator工具，利用该工具调用基本的加法器、乘法器以及一些逻辑单元块进行模块化设计，最后生成HDL代码，结合Vivado综合工具进行布局布线和时序仿真。本发明不仅能降低开发周期、提高建模准确度、实现资源和速度的良好匹配，而且可以显著提高算法的灵活性，增强算法的性能，方便实现自适应算法的阶数快速调整。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.063 seconds)
