-
公开(公告)号：CN102956591A
公开(公告)日：2013-03-06
申请号：CN201210284956.X
申请日：2012-08-10
Applicant: 瑞萨电子株式会社
IPC: H01L23/485 , H01L23/488 , H01L29/51 , H01L21/60 , H01L21/28
CPC classification number: H01L27/1218 , H01L21/8221 , H01L21/82345 , H01L23/4824 , H01L27/0688 , H01L27/1225 , H01L27/124 , H01L29/7869 , H01L2924/00011 , H01L2924/0002 , H01L2924/00 , H01L2224/80001
Abstract: 本发明涉及一种半导体器件及其制造方法。使用半导体层的元件形成在布线层之间，并且同时使用除用于布线的材料之外的导电材料形成栅电极。第一布线嵌入第一布线层的表面中。栅电极形成在第一布线上。栅电极耦合至第一布线。通过与用于第一布线的工艺不同的工艺形成栅电极。因此，使用除用于第一布线的材料之外的材料形成栅电极。而且，在栅电极上形成栅极绝缘膜和半导体层。
-
公开(公告)号：CN102800707A
公开(公告)日：2012-11-28
申请号：CN201210166810.5
申请日：2012-05-25
Applicant: 瑞萨电子株式会社
IPC: H01L29/786 , H01L29/423 , H01L21/28 , H01L27/12 , H01L21/768
CPC classification number: H01L29/42384 , H01L21/02167 , H01L21/0217 , H01L21/02565 , H01L21/76829 , H01L21/76877 , H01L23/522 , H01L23/5226 , H01L23/5329 , H01L23/53295 , H01L27/1225 , H01L27/124 , H01L29/4908 , H01L29/66969 , H01L29/78606 , H01L29/78618 , H01L29/7869 , H01L29/78696 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种半导体器件及其制造方法。本发明使得能够降低半导体元件的导通电阻而不会妨碍半导体器件中的防扩散膜的功能，该半导体器件具有使用布线层中的布线作为栅电极并且具有与防扩散膜在同一层中的栅极绝缘膜的半导体元件。第一布线和栅电极嵌入在包括第一布线层的绝缘层的表面层中。防扩散膜形成在第一布线层和第二布线层之间。通过在防扩散膜的上面上与栅电极重叠的区域中以及该区域周围形成凹陷；并且减薄该部分来形成栅极绝缘膜。
-
公开(公告)号：CN103178048B
公开(公告)日：2017-04-12
申请号：CN201210544128.5
申请日：2012-12-14
Applicant: 瑞萨电子株式会社
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L21/76814 , H01L21/76879 , H01L23/522 , H01L23/53223 , H01L23/5329 , H01L28/60 , H01L29/66477 , H01L29/78 , H01L29/861 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种半导体器件及制造该半导体器件的方法。公开了一种半导体器件，其被提供有在多层互连层中的有源元件并且减小了芯片面积。在第一互连层上方提供第二互连层。在第一互连层中提供第一层间绝缘层。半导体层提供在第二互连层中并且与第一层间绝缘层接触。在半导体层上方提供栅极绝缘膜。在栅极绝缘膜上方提供栅电极。至少两个第一通路提供在第一互连层中并且通过它们的上端与半导体层接触。
-
公开(公告)号：CN102623430B
公开(公告)日：2016-05-04
申请号：CN201210019869.1
申请日：2012-01-21
Applicant: 瑞萨电子株式会社
IPC: H01L23/522 , H01L27/108 , H01L21/02 , H01L21/8242
CPC classification number: H01L27/1085 , H01L21/768 , H01L23/5223 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L27/10814 , H01L27/10852 , H01L27/10885 , H01L27/10894 , H01L28/91 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件及其制造方法。该半导体器件包括：位于衬底上的多层布线层，并且其中堆叠了由布线和绝缘层构成的多个布线层；存储电路，其形成在衬底中的存储电路区域，并且具有嵌入在位于多层布线层中的凹部中的电容元件；逻辑电路，其形成在衬底中的逻辑电路区域；上部耦合布线，其堆叠在由下部电极、电容器绝缘膜和上部电极构成的电容元件上；以及帽盖层，其形成在构成逻辑电路的布线的上表面上。上部耦合布线的上表面和帽盖层的上表面构成同一平面。
-
公开(公告)号：CN103035642A
公开(公告)日：2013-04-10
申请号：CN201210370204.5
申请日：2012-09-28
Applicant: 瑞萨电子株式会社
IPC: H01L27/06
CPC classification number: H01L27/0688 , H01L21/8221 , H01L2224/48091 , H01L2224/48137 , H01L2224/48247 , H01L2924/00011 , H01L2924/13091 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2224/80001 , H01L2924/00012
Abstract: 本发明提供了一种半导体器件以及使用该半导体器件的SiP器件。半导体器件包括逻辑电路和有源元件电路。逻辑电路设置有形成于半导体衬底中的半导体元件。有源元件电路设置有使用半导体层形成的晶体管，该半导体层形成于在半导体衬底上方形成的第一绝缘膜上。由逻辑电路控制有源元件电路。
-
Patent Agency Ranking
公开(公告)号：CN103247683B
公开(公告)日：2017-12-19
申请号：CN201310041425.2
申请日：2013-02-01
Applicant: 瑞萨电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L29/417 , H01L21/336 , H01L21/28
CPC classification number: H01L21/76895 , H01L21/76849 , H01L21/823885 , H01L23/49822 , H01L27/0688 , H01L27/10858 , H01L27/1104 , H01L27/11551 , H01L27/1225 , H01L27/124 , H01L29/401 , H01L29/66742 , H01L29/78 , H01L29/78642 , H01L29/7869 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体器件和用于制造半导体器件的方法。提高被设置在多层布线层中的半导体元件的性能。半导体器件包括：第一布线，该第一布线被设置在第一布线层中；第二布线，该第二布线被设置在被堆叠在第一布线层上的第二布线层中；栅电极，该栅电极在第一布线层和第二布线层的堆叠方向中被布置在第一布线和第二布线之间，并且没有与第一布线和第二布线耦合；栅极绝缘膜，该栅极绝缘膜被设置在栅电极的侧表面上；以及半导体层，该半导体层经由栅极绝缘膜被设置在栅电极的侧表面上，并且与第一布线和第二布线耦合。
-
公开(公告)号：CN102800707B
公开(公告)日：2017-03-01
申请号：CN201210166810.5
申请日：2012-05-25
Applicant: 瑞萨电子株式会社
IPC: H01L29/786 , H01L29/423 , H01L21/28 , H01L27/12 , H01L21/768
CPC classification number: H01L29/42384 , H01L21/02167 , H01L21/0217 , H01L21/02565 , H01L21/76829 , H01L21/76877 , H01L23/522 , H01L23/5226 , H01L23/5329 , H01L23/53295 , H01L27/1225 , H01L27/124 , H01L29/4908 , H01L29/66969 , H01L29/78606 , H01L29/78618 , H01L29/7869 , H01L29/78696 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种半导体器件及其制造方法。本发明使得能够降低半导体元件的导通电阻而不会妨碍半导体器件中的防扩散膜的功能，该半导体器件具有使用布线层中的布线作为栅电极并且具有与防扩散膜在同一层中的栅极绝缘膜的半导体元件。第一布线和栅电极嵌入在包括第一布线层的绝缘层的表面层中。防扩散膜形成在第一布线层和第二布线层之间。通过在防扩散膜的上面上与栅电极重叠的区域中以及该区域周围形成凹陷；并且减薄该部分来形成栅极绝缘膜。
-
公开(公告)号：CN103258785B
公开(公告)日：2016-06-22
申请号：CN201310049111.7
申请日：2013-02-07
Applicant: 瑞萨电子株式会社
IPC: H01L21/768 , H01L21/02 , H01L23/532
CPC classification number: H01L21/76825 , H01L21/02203 , H01L21/02216 , H01L21/02274 , H01L21/02348 , H01L21/7682 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2221/1047 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及制造多孔绝缘膜的方法和包含所述多孔绝缘膜的半导体器件。通过经由CVD在半导体衬底上沉积烷基化的环状硅氧烷前体而制造具有高弹性模量的低k多孔绝缘膜。在CVD期间或在所沉积的膜上原位进行CVD的等离子体增强。在受控的温度和时间条件下进行膜的UV固化，其在相邻环部分之间产生紧密键合结构而不破坏Si-O环键合。
-
公开(公告)号：CN103258785A
公开(公告)日：2013-08-21
申请号：CN201310049111.7
申请日：2013-02-07
Applicant: 瑞萨电子株式会社
IPC: H01L21/768 , H01L21/02 , H01L23/532
CPC classification number: H01L21/76825 , H01L21/02203 , H01L21/02216 , H01L21/02274 , H01L21/02348 , H01L21/7682 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2221/1047 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及制造多孔绝缘膜的方法和包含所述多孔绝缘膜的半导体器件。通过经由CVD在半导体衬底上沉积烷基化的环状硅氧烷前体而制造具有高弹性模量的低k多孔绝缘膜。在CVD期间或在所沉积的膜上原位进行CVD的等离子体增强。在受控的温度和时间条件下进行膜的UV固化，其在相邻环部分之间产生紧密键合结构而不破坏Si-O环键合。
-
公开(公告)号：CN103247683A
公开(公告)日：2013-08-14
申请号：CN201310041425.2
申请日：2013-02-01
Applicant: 瑞萨电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L29/417 , H01L21/336 , H01L21/28
CPC classification number: H01L21/76895 , H01L21/76849 , H01L21/823885 , H01L23/49822 , H01L27/0688 , H01L27/10858 , H01L27/1104 , H01L27/11551 , H01L27/1225 , H01L27/124 , H01L29/401 , H01L29/66742 , H01L29/78 , H01L29/78642 , H01L29/7869 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体器件和用于制造半导体器件的方法。提高被设置在多层布线层中的半导体元件的性能。半导体器件包括：第一布线，该第一布线被设置在第一布线层中；第二布线，该第二布线被设置在被堆叠在第一布线层上的第二布线层中；栅电极，该栅电极在第一布线层和第二布线层的堆叠方向中被布置在第一布线和第二布线之间，并且没有与第一布线和第二布线耦合；栅极绝缘膜，该栅极绝缘膜被设置在栅电极的侧表面上；以及半导体层，该半导体层经由栅极绝缘膜被设置在栅电极的侧表面上，并且与第一布线和第二布线耦合。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.034 seconds)
