公开(公告)号：CN101150128A

公开(公告)日：2008-03-26

申请号：CN200610059879.2

申请日：2003-06-24

Applicant: 株式会社日立制作所 ,  株式会社瑞萨科技

Inventor： 石塚典男 ,  岩崎富生 ,  太田裕之 ,  三浦英生 ,  高橋正人 ,  鈴木範夫 ,  池田修二 ,  田中英樹 ,  美馬宏行

IPC: H01L27/04 ,  H01L27/115 ,  H01L29/78

Abstract: 一种半导体器件，其特征在于具有：半导体衬底；含形成在所述衬底中的沟槽和埋入在沟槽内的绝缘膜的元件隔离区；形成在所述衬底中的有源区，该有源区包括其上形成有栅绝缘膜的阱区，该栅绝缘膜上形成有栅电极，阱区包括与栅电极相对应地设置的源和漏扩散区，其中，沟槽中的埋入绝缘膜具有平面延伸到衬底中的底表面，且该埋入绝缘膜包围着有源区，该底表面延伸的深度比扩散区深；埋入绝缘膜有至少包围源和漏扩散区的凹陷的上部平表面，以防止元件隔离区所引起的晶体缺陷，所述凹陷的上部平表面的深度从衬底的平表面算起大于等于所述源和漏扩散区的杂质分布的峰值浓度的深度；沿沟槽中的埋入绝缘膜的侧面和底面形成有氮氧化物膜，该氮氧化物膜与衬底相接触。

公开(公告)号：CN100361314C

公开(公告)日：2008-01-09

申请号：CN03803048.9

申请日：2003-02-05

Applicant: 株式会社瑞萨科技

Inventor： 岩崎富生 ,  石塚典男 ,  三浦英生

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/6659 ,  H01L21/26513 ,  H01L29/4925 ,  H01L29/4983 ,  H01L29/7833

Abstract: 本发明的目的在于提供可靠性高、成品率高的半导体装置。本发明的半导体装置具备硅衬底、在上述硅衬底主表面侧形成的栅绝缘膜、层叠在上述栅绝缘膜上形成的栅电极，以及含有砷和磷的扩散层，其中，砷的最高浓度部分的浓度和磷的最高浓度部分的浓度都在大于等于1026原子/m3、小于等于1027原子/m3的范围内，且使得磷的最高浓度部分从上述硅衬底表面向下的深度小于等于砷的最高浓度部分的深度。

公开(公告)号：CN100511682C

公开(公告)日：2009-07-08

申请号：CN200610059879.2

申请日：2003-06-24

Applicant: 株式会社日立制作所 ,  株式会社瑞萨科技

Inventor： 石塚典男 ,  岩崎富生 ,  太田裕之 ,  三浦英生 ,  高橋正人 ,  鈴木範夫 ,  池田修二 ,  田中英樹 ,  美馬宏行

IPC: H01L27/04 ,  H01L27/115 ,  H01L29/78

Abstract: 一种半导体器件，其特征在于具有：半导体衬底；含形成在所述衬底中的沟槽和埋入在沟槽内的绝缘膜的元件隔离区；形成在所述衬底中的有源区，该有源区包括其上形成有栅绝缘膜的阱区，该栅绝缘膜上形成有栅电极，阱区包括与栅电极相对应地设置的源和漏扩散区，其中，沟槽中的埋入绝缘膜具有平面延伸到衬底中的底表面，且该埋入绝缘膜包围着有源区，该底表面延伸的深度比扩散区深；埋入绝缘膜有至少包围源和漏扩散区的凹陷的上部平表面，以防止元件隔离区所引起的晶体缺陷，所述凹陷的上部平表面的深度从衬底的平表面算起大于等于所述源和漏扩散区的杂质分布的峰值浓度的深度；沿沟槽中的埋入绝缘膜的侧面和底面形成有氮氧化物膜，该氮氧化物膜与衬底相接触。

公开(公告)号：CN1625810A

公开(公告)日：2005-06-08

申请号：CN03803048.9

申请日：2003-02-05

Applicant: 株式会社瑞萨科技

Inventor： 岩崎富生 ,  石塚典男 ,  三浦英生

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/6659 ,  H01L21/26513 ,  H01L29/4925 ,  H01L29/4983 ,  H01L29/7833

Abstract: 本发明的目的在于提供可靠性高、成品率高的半导体装置。本发明的半导体装置具备硅衬底、在上述硅衬底主表面侧形成的栅绝缘膜、层叠在上述栅绝缘膜上形成的栅电极，以及含有砷和磷的扩散层，其中，砷的最高浓度部分的浓度和磷的最高浓度部分的浓度都在大于等于1026原子/m3、小于等于1027原子/m3的范围内，且使得磷的最高浓度部分从上述硅衬底表面向下的深度小于等于砷的最高浓度部分的深度。

公开(公告)号：CN1574338A

公开(公告)日：2005-02-02

申请号：CN200410061683.8

申请日：2004-06-24

Applicant: 株式会社瑞萨科技

Inventor： 田中直敬 ,  岩崎富生 ,  三浦英生 ,  中岛靖之 ,  松泽朝夫

IPC: H01L23/52 ,  H01L23/48 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L23/53238 ,  H01L21/563 ,  H01L23/3128 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/78 ,  H01L24/85 ,  H01L25/0657 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05624 ,  H01L2224/1134 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/4807 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48453 ,  H01L2224/48465 ,  H01L2224/4851 ,  H01L2224/48624 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/85045 ,  H01L2224/85205 ,  H01L2225/06558 ,  H01L2225/06568 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01105 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/20105 ,  H01L2924/20106 ,  H01L2924/20107 ,  H01L2924/20303 ,  H01L2924/20304 ,  H01L2924/20305 ,  H01L2924/20751 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00011 ,  H01L2924/00015

Abstract: 一种半导体器件，对于Cu布线/Low－k材料的叠层布线结构LSI，可降低对键合焊盘的损伤，确立可与现有的铝布线的LSI同样使用的窄间距焊丝键合技术。在由Cu布线/Low－k绝缘膜材料形成多层叠层布线的半导体元件中，通过全部由Cu布线层形成，直至最上层的帽盖布线，在由Cu层形成的键合焊盘部中，在其上层形成Ti(钛)膜或(钨)膜等的高熔点的中间金属层，在其上层再形成铝合金层的键合焊盘结构来实现所述技术。