-
公开(公告)号：CN109800604A
公开(公告)日：2019-05-24
申请号：CN201811252577.6
申请日：2018-10-25
Applicant: 三星电子株式会社
Inventor： 哈索诺·席姆卡 , 迦尼士·海兹 , 洪俊九 , 麦克·史帝芬·罗德尔 , 雷维基·森古普塔
Abstract: 本公开阐述一种硬件嵌入式安全系统，其包括连接组件、电路元件及绝缘体。连接组件包括可变导电性层，可变导电性层对于第一化学计量而言是导电的且对于第二化学计量而言是绝缘的。可变导电性层对于连接组件的连接到电路元件的第一部分的第一部分而言是导电的。可变导电性层对于连接组件的连接到电路元件的第二部分的第二部分而言是绝缘的。因此，电路元件的第一部分是有效的且电路元件的第二部分是无效的。绝缘体相邻于连接组件中的每一者的至少一部分。第一化学计量可无法通过对部分的绝缘体及可变导电性层进行光学成像及电子成像来与第二化学计量区分开。本公开的硬件嵌入式安全系统的性能可得到改善。
-
公开(公告)号：CN111353268A
公开(公告)日：2020-06-30
申请号：CN201911275597.X
申请日：2019-12-12
Applicant: 三星电子株式会社
IPC: G06F30/392
Abstract: 提供一种由计算机实施的方法及一种非暂时性计算机可读取介质。所述由计算机实施的方法包括生成半导体单元的布局。所述布局包括一系列半导体装置、所述一系列半导体装置之间的包括电源轨在内的单元内连接件、以及用于通过放置及布线工具放置一系列引脚的一系列荫引脚区。所述一系列荫引脚区中的每一荫引脚区界定所述一系列引脚中的每一引脚在不违反基本规则的情况下能够占据的最大合法边界。
-
公开(公告)号：CN111580783A
公开(公告)日：2020-08-25
申请号：CN202010091274.1
申请日：2020-02-13
Applicant: 三星电子株式会社
Abstract: 本发明公开一种权重单元和电子装置。权重单元包含：第一场效应晶体管(FET)和第一电阻式存储器元件，第一电阻式存储器元件连接到第一场效应晶体管的漏极；以及第二场效应晶体管和第二电阻式存储器元件，第二电阻式存储器元件连接到第二场效应晶体管的漏极。第一场效应晶体管的漏极连接到第二场效应晶体管的栅极，且第二场效应晶体管的漏极连接到第一场效应晶体管的栅极。
-
公开(公告)号：CN109979938B
公开(公告)日：2025-02-11
申请号：CN201811494404.5
申请日：2018-12-07
Applicant: 三星电子株式会社
Inventor： 马克·S·罗德尔 , 博尔纳·奧布拉多维奇 , 达尔门达·帕勒 , 雷维基·森古普塔 , 穆罕默德·阿里·普尔卡迪里
Abstract: 本发明涉及一种互补金属氧化物半导体片上系统，包含一系列部分环绕栅极场效应晶体管。每一个部分环绕栅极场效应晶体管包含：鳍，具有沟道区的堆叠；源区和漏区，位于鳍的相对侧上；介电分隔区，包含第一沟道区与第二沟道区之间的介电材料；栅极堆叠，位于鳍上；以及一对侧壁间隔物，位于栅极堆叠的相对侧上。介电分隔区的一部分具有从介电分隔区的外边缘到相应侧壁间隔物的内边缘的长度。部分环绕栅极场效应晶体管中的一个的介电分隔区的部分的长度与部分环绕栅极场效应晶体管中的另一个的介电分隔区的部分的长度不同。也提供一种场效应晶体管和制造互补金属氧化物半导体片上系统的方法。
-
公开(公告)号：CN111106110B
公开(公告)日：2024-11-26
申请号：CN201911020854.5
申请日：2019-10-25
Applicant: 三星电子株式会社
Inventor： 雷维基·森古普塔 , 洪俊九 , 麦克·罗德尔 , 瓦西里欧斯康斯坦提诺斯·吉劳西
IPC: H01L27/088 , H01L23/528 , H01L21/768
Abstract: 本公开提供一种半导体装置及其制造方法。根据本公开的一些示例性实施例，一种半导体装置包括：基底；位于所述基底上的第一半导体层，所述第一半导体层是第一类型的半导体装置；以及位于所述基底及所述第一半导体层上的第二半导体层，所述第二半导体层是所述第一类型的半导体装置，其中当在垂直于所述基底的平面的方向上观察时，所述第一半导体层的第一部分与所述第二半导体层重叠，并且当在垂直于所述基底的所述平面的所述方向上观察时，所述第一半导体层的第二部分从所述第二半导体层横向偏移。本公开的半导体装置可具有高密度的电子组件。
-
Patent Agency Ranking
公开(公告)号：CN111640462A
公开(公告)日：2020-09-08
申请号：CN202010091338.8
申请日：2020-02-13
Applicant: 三星电子株式会社
Abstract: 本发明公开一种权重单元和存储器装置。权重单元包含：第一场效应晶体管和连接到第一场效应晶体管的漏极的第一电阻式存储器元件；第二场效应晶体管和连接到第二场效应晶体管的漏极的第二电阻式存储器元件，第一场效应晶体管的漏极连接到第二场效应晶体管的栅极，且第二场效应晶体管的漏极连接到第一场效应晶体管的栅极；第三场效应晶体管和连接到第三场效应晶体管的漏极的第三电阻式存储器元件；以及第四场效应晶体管和连接到第四场效应晶体管的漏极的第四电阻式存储器元件，第三场效应晶体管的漏极连接到第四场效应晶体管的栅极，且第四场效应晶体管的漏极连接到第三场效应晶体管的栅极。
-
公开(公告)号：CN109214510A
公开(公告)日：2019-01-15
申请号：CN201810728290.X
申请日：2018-07-05
Applicant: 三星电子株式会社
Inventor： 玻那·乔斯·哦拉都比 , 洪俊顾 , 雷维基·森古普塔 , 提塔许·瑞许特 , 乔治·亚德里安·凯特尔 , 麦克·史帝芬·罗德尔 , 莱恩·麦可·海雀
IPC: G06N3/063
CPC classification number: G06N3/063 , H01L29/40111 , H01L29/42392 , H01L29/78391 , H01L29/785
Abstract: 本发明提供一种神经形态多位式数字权重单元，被配置成存储人工神经网络中的神经元的一系列潜在权重。所述神经形态多位式数字权重单元包括并联单元，所述并联单元包括一系列无源电阻器以及一系列门控晶体管，所述一系列无源电阻器是并联的。所述一系列门控晶体管中的每一个门控晶体管与所述一系列无源电阻器中的一个无源电阻器串联。所述神经形态多位式数字权重单元还包括：一系列编程输入线，所述一系列编程输入线连接到所述一系列门控晶体管；输入端子，连接到所述并联单元；以及输出端子，连接到所述并联单元。如此可使得准确性更好且与具有权重的不均匀分布的神经形态多位式数字权重单元相比为实现相同的准确性所需的神经元数目更少。
-
公开(公告)号：CN109800604B
公开(公告)日：2024-05-07
申请号：CN201811252577.6
申请日：2018-10-25
Applicant: 三星电子株式会社
Inventor： 哈索诺·席姆卡 , 迦尼士·海兹 , 洪俊九 , 麦克·史帝芬·罗德尔 , 雷维基·森古普塔
Abstract: 本公开阐述一种硬件嵌入式安全系统，其包括连接组件、电路元件及绝缘体。连接组件包括可变导电性层，可变导电性层对于第一化学计量而言是导电的且对于第二化学计量而言是绝缘的。可变导电性层对于连接组件的连接到电路元件的第一部分的第一部分而言是导电的。可变导电性层对于连接组件的连接到电路元件的第二部分的第二部分而言是绝缘的。因此，电路元件的第一部分是有效的且电路元件的第二部分是无效的。绝缘体相邻于连接组件中的每一者的至少一部分。第一化学计量可无法通过对部分的绝缘体及可变导电性层进行光学成像及电子成像来与第二化学计量区分开。本公开的硬件嵌入式安全系统的性能可得到改善。
-
公开(公告)号：CN109214510B
公开(公告)日：2023-07-21
申请号：CN201810728290.X
申请日：2018-07-05
Applicant: 三星电子株式会社
Inventor： 玻那·乔斯·哦拉都比 , 洪俊顾 , 雷维基·森古普塔 , 提塔许·瑞许特 , 乔治·亚德里安·凯特尔 , 麦克·史帝芬·罗德尔 , 莱恩·麦可·海雀
IPC: G06N3/063
Abstract: 本发明提供一种神经形态多位式数字权重单元，被配置成存储人工神经网络中的神经元的一系列潜在权重。所述神经形态多位式数字权重单元包括并联单元，所述并联单元包括一系列无源电阻器以及一系列门控晶体管，所述一系列无源电阻器是并联的。所述一系列门控晶体管中的每一个门控晶体管与所述一系列无源电阻器中的一个无源电阻器串联。所述神经形态多位式数字权重单元还包括：一系列编程输入线，所述一系列编程输入线连接到所述一系列门控晶体管；输入端子，连接到所述并联单元；以及输出端子，连接到所述并联单元。如此可使得准确性更好且与具有权重的不均匀分布的神经形态多位式数字权重单元相比为实现相同的准确性所需的神经元数目更少。
-
公开(公告)号：CN111180443A
公开(公告)日：2020-05-19
申请号：CN201911089906.4
申请日：2019-11-08
Applicant: 三星电子株式会社
Inventor： 麦克·史帝芬·罗德尔 , 雷维基·森古普塔 , 洪俊顾 , 提塔许·瑞许特
IPC: H01L27/088 , H01L21/8234 , B82Y40/00
Abstract: 提供一种半导体装置及一种半导体芯片。半导体装置包括被沟道间距间隔开的第一环绕式栅极场效应晶体管与第二环绕式栅极场效应晶体管及栅极触点。环绕式栅极场效应晶体管中的每一者包括：水平纳米片导电沟道结构；栅极材料，完全包围水平纳米片导电沟道结构；源极区及漏极区，位于水平纳米片导电沟道结构的相对的端处；源极触点及漏极触点，位于源极区及漏极区上。第一环绕式栅极场效应晶体管或第二环绕式栅极场效应晶体管的水平纳米片导电沟道结构的宽度小于最大允许宽度。栅极触点与第一环绕式栅极场效应晶体管及第二环绕式栅极场效应晶体管的源极区及漏极区中的每一者间隔开介于从最小设计规则间距到最大距离的范围内的距离。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.02 seconds)
