-
公开(公告)号:CN109800604A
公开(公告)日:2019-05-24
申请号:CN201811252577.6
申请日:2018-10-25
Applicant: 三星电子株式会社
Inventor: 哈索诺·席姆卡 , 迦尼士·海兹 , 洪俊九 , 麦克·史帝芬·罗德尔 , 雷维基·森古普塔
Abstract: 本公开阐述一种硬件嵌入式安全系统,其包括连接组件、电路元件及绝缘体。连接组件包括可变导电性层,可变导电性层对于第一化学计量而言是导电的且对于第二化学计量而言是绝缘的。可变导电性层对于连接组件的连接到电路元件的第一部分的第一部分而言是导电的。可变导电性层对于连接组件的连接到电路元件的第二部分的第二部分而言是绝缘的。因此,电路元件的第一部分是有效的且电路元件的第二部分是无效的。绝缘体相邻于连接组件中的每一者的至少一部分。第一化学计量可无法通过对部分的绝缘体及可变导电性层进行光学成像及电子成像来与第二化学计量区分开。本公开的硬件嵌入式安全系统的性能可得到改善。
-
公开(公告)号:CN109214510A
公开(公告)日:2019-01-15
申请号:CN201810728290.X
申请日:2018-07-05
Applicant: 三星电子株式会社
Inventor: 玻那·乔斯·哦拉都比 , 洪俊顾 , 雷维基·森古普塔 , 提塔许·瑞许特 , 乔治·亚德里安·凯特尔 , 麦克·史帝芬·罗德尔 , 莱恩·麦可·海雀
IPC: G06N3/063
CPC classification number: G06N3/063 , H01L29/40111 , H01L29/42392 , H01L29/78391 , H01L29/785
Abstract: 本发明提供一种神经形态多位式数字权重单元,被配置成存储人工神经网络中的神经元的一系列潜在权重。所述神经形态多位式数字权重单元包括并联单元,所述并联单元包括一系列无源电阻器以及一系列门控晶体管,所述一系列无源电阻器是并联的。所述一系列门控晶体管中的每一个门控晶体管与所述一系列无源电阻器中的一个无源电阻器串联。所述神经形态多位式数字权重单元还包括:一系列编程输入线,所述一系列编程输入线连接到所述一系列门控晶体管;输入端子,连接到所述并联单元;以及输出端子,连接到所述并联单元。如此可使得准确性更好且与具有权重的不均匀分布的神经形态多位式数字权重单元相比为实现相同的准确性所需的神经元数目更少。
-
公开(公告)号:CN109800604B
公开(公告)日:2024-05-07
申请号:CN201811252577.6
申请日:2018-10-25
Applicant: 三星电子株式会社
Inventor: 哈索诺·席姆卡 , 迦尼士·海兹 , 洪俊九 , 麦克·史帝芬·罗德尔 , 雷维基·森古普塔
Abstract: 本公开阐述一种硬件嵌入式安全系统,其包括连接组件、电路元件及绝缘体。连接组件包括可变导电性层,可变导电性层对于第一化学计量而言是导电的且对于第二化学计量而言是绝缘的。可变导电性层对于连接组件的连接到电路元件的第一部分的第一部分而言是导电的。可变导电性层对于连接组件的连接到电路元件的第二部分的第二部分而言是绝缘的。因此,电路元件的第一部分是有效的且电路元件的第二部分是无效的。绝缘体相邻于连接组件中的每一者的至少一部分。第一化学计量可无法通过对部分的绝缘体及可变导电性层进行光学成像及电子成像来与第二化学计量区分开。本公开的硬件嵌入式安全系统的性能可得到改善。
-
公开(公告)号:CN109214510B
公开(公告)日:2023-07-21
申请号:CN201810728290.X
申请日:2018-07-05
Applicant: 三星电子株式会社
Inventor: 玻那·乔斯·哦拉都比 , 洪俊顾 , 雷维基·森古普塔 , 提塔许·瑞许特 , 乔治·亚德里安·凯特尔 , 麦克·史帝芬·罗德尔 , 莱恩·麦可·海雀
IPC: G06N3/063
Abstract: 本发明提供一种神经形态多位式数字权重单元,被配置成存储人工神经网络中的神经元的一系列潜在权重。所述神经形态多位式数字权重单元包括并联单元,所述并联单元包括一系列无源电阻器以及一系列门控晶体管,所述一系列无源电阻器是并联的。所述一系列门控晶体管中的每一个门控晶体管与所述一系列无源电阻器中的一个无源电阻器串联。所述神经形态多位式数字权重单元还包括:一系列编程输入线,所述一系列编程输入线连接到所述一系列门控晶体管;输入端子,连接到所述并联单元;以及输出端子,连接到所述并联单元。如此可使得准确性更好且与具有权重的不均匀分布的神经形态多位式数字权重单元相比为实现相同的准确性所需的神经元数目更少。
-
公开(公告)号:CN111180443A
公开(公告)日:2020-05-19
申请号:CN201911089906.4
申请日:2019-11-08
Applicant: 三星电子株式会社
Inventor: 麦克·史帝芬·罗德尔 , 雷维基·森古普塔 , 洪俊顾 , 提塔许·瑞许特
IPC: H01L27/088 , H01L21/8234 , B82Y40/00
Abstract: 提供一种半导体装置及一种半导体芯片。半导体装置包括被沟道间距间隔开的第一环绕式栅极场效应晶体管与第二环绕式栅极场效应晶体管及栅极触点。环绕式栅极场效应晶体管中的每一者包括:水平纳米片导电沟道结构;栅极材料,完全包围水平纳米片导电沟道结构;源极区及漏极区,位于水平纳米片导电沟道结构的相对的端处;源极触点及漏极触点,位于源极区及漏极区上。第一环绕式栅极场效应晶体管或第二环绕式栅极场效应晶体管的水平纳米片导电沟道结构的宽度小于最大允许宽度。栅极触点与第一环绕式栅极场效应晶体管及第二环绕式栅极场效应晶体管的源极区及漏极区中的每一者间隔开介于从最小设计规则间距到最大距离的范围内的距离。
-
公开(公告)号:CN109801871A
公开(公告)日:2019-05-24
申请号:CN201811214815.4
申请日:2018-10-18
Applicant: 三星电子株式会社
Inventor: 麦克·史帝芬·罗德尔 , 雷维基·森古普塔 , 洪俊九 , 提塔许·瑞许特
IPC: H01L21/762 , H01L27/088
Abstract: 一种集成电路以及制造所述集成电路的方法。所述集成电路包括一系列场效应晶体管。每一场效应晶体管包括:源极区;漏极区;沟道区,在源极区与漏极区之间延伸;栅极,位于沟道区上;栅极接触件,在栅极的有源区处位于栅极上;源极接触件,位于源极区上;以及漏极接触件,位于漏极区上。源极接触件的上表面及漏极接触件的上表面在栅极的上表面下间隔开一深度。
-
-
-
-
-