硬件嵌入式安全系统及提供其的方法

    公开(公告)号:CN109800604B

    公开(公告)日:2024-05-07

    申请号:CN201811252577.6

    申请日:2018-10-25

    Abstract: 本公开阐述一种硬件嵌入式安全系统,其包括连接组件、电路元件及绝缘体。连接组件包括可变导电性层,可变导电性层对于第一化学计量而言是导电的且对于第二化学计量而言是绝缘的。可变导电性层对于连接组件的连接到电路元件的第一部分的第一部分而言是导电的。可变导电性层对于连接组件的连接到电路元件的第二部分的第二部分而言是绝缘的。因此,电路元件的第一部分是有效的且电路元件的第二部分是无效的。绝缘体相邻于连接组件中的每一者的至少一部分。第一化学计量可无法通过对部分的绝缘体及可变导电性层进行光学成像及电子成像来与第二化学计量区分开。本公开的硬件嵌入式安全系统的性能可得到改善。

    用于集成电路的低电阻率互连件及其形成方法

    公开(公告)号:CN111446205A

    公开(公告)日:2020-07-24

    申请号:CN201911355302.X

    申请日:2019-12-25

    Abstract: 本公开提出一种用于集成电路的互连件及其形成方法。形成用于集成电路的互连件的方法,包含:标识互连件势垒材料;标识多种潜在掺杂元素;形成包含互连件势垒材料的潜在势垒结构的集合体,互连件势垒材料在多个掺杂位置处且以多种潜在掺杂元素中的每一种的多个掺杂量掺杂;计算集合体的势垒结构中的每一个的态密度;基于态密度来选择掺杂元素和掺杂量;以及沉积包含合金的势垒层,合金包含互连件势垒材料和在所选掺杂量下的所选掺杂元素。本公开的互连件可降低导电金属/势垒界面的电阻率和导电金属/势垒堆叠的垂直电阻率。

    用于集成电路的低电阻率互连件及其形成方法

    公开(公告)号:CN111446205B

    公开(公告)日:2025-02-25

    申请号:CN201911355302.X

    申请日:2019-12-25

    Abstract: 本公开提出一种用于集成电路的互连件及其形成方法。形成用于集成电路的互连件的方法,包含:标识互连件势垒材料;标识多种潜在掺杂元素;形成包含互连件势垒材料的潜在势垒结构的集合体,互连件势垒材料在多个掺杂位置处且以多种潜在掺杂元素中的每一种的多个掺杂量掺杂;计算集合体的势垒结构中的每一个的态密度;基于态密度来选择掺杂元素和掺杂量;以及沉积包含合金的势垒层,合金包含互连件势垒材料和在所选掺杂量下的所选掺杂元素。本公开的互连件可降低导电金属/势垒界面的电阻率和导电金属/势垒堆叠的垂直电阻率。

    硬件嵌入式安全系统及提供其的方法

    公开(公告)号:CN109800604A

    公开(公告)日:2019-05-24

    申请号:CN201811252577.6

    申请日:2018-10-25

    Abstract: 本公开阐述一种硬件嵌入式安全系统,其包括连接组件、电路元件及绝缘体。连接组件包括可变导电性层,可变导电性层对于第一化学计量而言是导电的且对于第二化学计量而言是绝缘的。可变导电性层对于连接组件的连接到电路元件的第一部分的第一部分而言是导电的。可变导电性层对于连接组件的连接到电路元件的第二部分的第二部分而言是绝缘的。因此,电路元件的第一部分是有效的且电路元件的第二部分是无效的。绝缘体相邻于连接组件中的每一者的至少一部分。第一化学计量可无法通过对部分的绝缘体及可变导电性层进行光学成像及电子成像来与第二化学计量区分开。本公开的硬件嵌入式安全系统的性能可得到改善。

    提供经反应金属源极-漏极应力结构的方法

    公开(公告)号:CN109712891A

    公开(公告)日:2019-05-03

    申请号:CN201811249938.1

    申请日:2018-10-25

    Abstract: 一种为半导体装置提供源极-漏极应力结构的方法,所述半导体装置包括源极区及漏极区。在所述源极区及所述漏极区中形成凹槽。绝缘层覆盖所述源极区及所述漏极区。所述凹槽延伸穿过位于所述源极区及所述漏极区上方的所述绝缘层。提供材料A与材料B的均质混合物层。所述均质混合物层的一些部分位于所述凹槽中。所述均质混合物层的所述部分具有高度及宽度。所述高度除以所述宽度大于三。所述均质混合物层的位于所述凹槽中的部分的顶表面是自由的。使所述均质混合物层反应以形成包含化合物AxBy的经反应的均质混合物层。所述化合物AxBy占据的体积小于所述均质混合物层的对应部分。

Patent Agency Ranking