-
公开(公告)号：CN115696914A
公开(公告)日：2023-02-03
申请号：CN202210811805.9
申请日：2022-07-11
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：包括单元区和外围区的基板、基板的单元区上的下电极、下电极的表面上的介电层、介电层上的硅锗层、堆叠在硅锗层上的金属板图案和抛光停止层图案、以及物理接触硅锗层的上表面的上接触插塞。上接触插塞可以具有比抛光停止层图案的上表面更远离基板的上表面。上接触插塞可以与金属板图案和抛光停止层图案间隔开。
-
公开(公告)号：CN111740012A
公开(公告)日：2020-10-02
申请号：CN202010219974.4
申请日：2020-03-25
Applicant: 三星电子株式会社
IPC: H01L49/02 , H01L27/108 , H01L21/8242
Abstract: 本发明提供了形成电容器的方法、形成半导体器件的方法、形成精细图案的方法和半导体器件，该半导体器件包括：晶体管，在包括第一区域和第二区域的半导体衬底上，并且具有栅极结构和杂质区域；第一层间绝缘膜，覆盖晶体管并且具有电连接到杂质区域的接触插塞；电容器，包括在第二区域中的第一层间绝缘膜上且电连接到接触插塞的下电极、覆盖下电极的表面的电介质膜、和在电介质膜上的上电极；以及支撑层，与下电极的上部侧表面接触以支撑下电极，并且延伸到第一区域，其中支撑层在第一区域和第二区域之间具有台阶。
-
公开(公告)号：CN119447092A
公开(公告)日：2025-02-14
申请号：CN202410499197.1
申请日：2024-04-24
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/762 , H01L21/768
Abstract: 一种半导体器件包括：衬底；位于衬底上的多个栅极结构，其中，多个栅极结构包括第一栅极结构和与第一栅极结构相邻的第二栅极结构；间隔结构，其位于第一栅极结构的相对的侧壁上；其中，该间隔结构包括：绝缘间隔物，其位于第一栅极结构的相对的侧壁上；内保护层，其位于绝缘间隔物和第一栅极结构的上表面上；和外保护层，其位于内保护层的至少一部分上，位于间隔结构上的绝缘填充层，其中，该绝缘填充层位于第一栅极结构与第二栅极结构之间；以及上覆盖层，其位于绝缘填充层的上表面上，其中，该上覆盖层包括与绝缘填充层相同的材料。
-
公开(公告)号：CN113130748B
公开(公告)日：2024-11-12
申请号：CN202011156646.0
申请日：2020-10-26
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，可以包括：衬底上的底部子电极；所述底部子电极上的顶部子电极；覆盖所述底部子电极和顶部子电极的介电层；以及所述介电层上的板电极。所述顶部子电极可以包括阶梯，所述阶梯从其与所述底部子电极相邻的侧表面延伸到所述顶部子电极的内部。所述顶部子电极可以包括比所述阶梯低的高度的下部和比所述阶梯高的高度的上部。所述下部的最大宽度可以比所述上部的最小宽度窄。所述下部的所述最大宽度可以比所述底部子电极的顶端的宽度窄。所述底部子电极可以在与所述顶部子电极相邻的区域中包括凹陷。
-
公开(公告)号：CN110943085A
公开(公告)日：2020-03-31
申请号：CN201910711072.X
申请日：2019-08-02
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 本申请提供一种半导体装置和形成该半导体装置的方法。所述形成该半导体装置的方法包括：在基底上形成模制结构；在模制结构上形成具有沉积厚度的第一掩模层；以及使第一掩模层图案化，以形成使模制结构暴露的第一掩模开口。蚀刻模制结构以形成穿透模制结构的孔。使第一掩模层减薄以形成为包括厚度小于沉积厚度的掩模部分。形成导电图案以填充孔和第一掩模开口。蚀刻包括掩模部分的第一掩模层以使模制结构暴露。导电图案包括突起。执行化学机械抛光工艺以去除导电图案的突起。
-
Patent Agency Ranking
公开(公告)号：CN112117323B
公开(公告)日：2024-06-11
申请号：CN202010565331.5
申请日：2020-06-19
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L27/02 , H01L21/8234
Abstract: 提供了一种半导体器件及半导体器件的制造方法。所述半导体器件包括：基底，具有单元区域和外围区域；单元栅极结构，设置在单元区域上；第一杂质区域和第二杂质区域，在单元区域中分别布置在单元栅极结构的第一侧和第二侧上；位线结构，设置在单元栅极结构上并且连接到第一杂质区域；外围栅极结构，设置在外围区域上；外围盖层，设置在外围区域上，覆盖外围栅极结构，并且具有与位线结构的上端在基本上同一水平处的上表面；以及单元接触结构，设置在第二杂质区域上，并且具有导电阻挡件和位于导电阻挡件上的接触材料层，其中，导电阻挡件覆盖位线结构的上端。
-
公开(公告)号：CN113130748A
公开(公告)日：2021-07-16
申请号：CN202011156646.0
申请日：2020-10-26
Applicant: 三星电子株式会社
IPC: H01L49/02 , H01L27/108
Abstract: 一种半导体器件，可以包括：衬底上的底部子电极；所述底部子电极上的顶部子电极；覆盖所述底部子电极和顶部子电极的介电层；以及所述介电层上的板电极。所述顶部子电极可以包括阶梯，所述阶梯从其与所述底部子电极相邻的侧表面延伸到所述顶部子电极的内部。所述顶部子电极可以包括比所述阶梯低的高度的下部和比所述阶梯高的高度的上部。所述下部的最大宽度可以比所述上部的最小宽度窄。所述下部的所述最大宽度可以比所述底部子电极的顶端的宽度窄。所述底部子电极可以在与所述顶部子电极相邻的区域中包括凹陷。
-
公开(公告)号：CN112309985A
公开(公告)日：2021-02-02
申请号：CN202010674997.4
申请日：2020-07-14
Applicant: 三星电子株式会社
IPC: H01L21/8242 , H01L27/108 , H01L49/02
Abstract: 提供了制造电容器和半导体器件的方法(即，电容器形成方法和半导体器件形成方法)以及半导体器件和包括该半导体器件的装置。所述电容器形成方法可以包括：在基底上顺序地形成第一模制层、第一支撑材料层和第二模制层；在第二模制层上形成掩模图案；使用掩模图案作为掩模在第二模制层、第一支撑材料层和第一模制层中形成凹部；在凹部中形成下电极；通过干法清洁工艺去除掩模图案；减小下电极的上部的宽度；去除第一模制层；在下电极的表面上形成介电层；以及在介电层上形成上电极。
-
公开(公告)号：CN112117323A
公开(公告)日：2020-12-22
申请号：CN202010565331.5
申请日：2020-06-19
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L27/02 , H01L21/8234
Abstract: 提供了一种半导体器件及半导体器件的制造方法。所述半导体器件包括：基底，具有单元区域和外围区域；单元栅极结构，设置在单元区域上；第一杂质区域和第二杂质区域，在单元区域中分别布置在单元栅极结构的第一侧和第二侧上；位线结构，设置在单元栅极结构上并且连接到第一杂质区域；外围栅极结构，设置在外围区域上；外围盖层，设置在外围区域上，覆盖外围栅极结构，并且具有与位线结构的上端在基本上同一水平处的上表面；以及单元接触结构，设置在第二杂质区域上，并且具有导电阻挡件和位于导电阻挡件上的接触材料层，其中，导电阻挡件覆盖位线结构的上端。
-
公开(公告)号：CN120035136A
公开(公告)日：2025-05-23
申请号：CN202411580868.3
申请日：2024-11-07
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：基板；电容器结构，包括在基板上的下电极、在下电极上的电容器电介质层以及在电容器电介质层上的上电极；电荷绝缘层，在电容器结构上；以及布线接触插塞，在电荷绝缘层中延伸并电连接到上电极，其中上电极包括在电容器电介质层上的第一上电极层、在第一上电极层上的第二上电极层以及在第二上电极层上的第三上电极层，其中第一上电极层包括第一半导体材料，第二上电极层包括金属族材料，第三上电极层包括第二半导体材料。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.028 seconds)
