公开(公告)号：CN110943085A

公开(公告)日：2020-03-31

申请号：CN201910711072.X

申请日：2019-08-02

Applicant: 三星电子株式会社

Inventor： 裵珍宇 ,  辛受映 ,  高荣浩 ,  尹普彦 ,  尹一永 ,  李洋熙 ,  全喜淑

IPC: H01L27/108 ,  H01L21/8242

Abstract: 本申请提供一种半导体装置和形成该半导体装置的方法。所述形成该半导体装置的方法包括：在基底上形成模制结构；在模制结构上形成具有沉积厚度的第一掩模层；以及使第一掩模层图案化，以形成使模制结构暴露的第一掩模开口。蚀刻模制结构以形成穿透模制结构的孔。使第一掩模层减薄以形成为包括厚度小于沉积厚度的掩模部分。形成导电图案以填充孔和第一掩模开口。蚀刻包括掩模部分的第一掩模层以使模制结构暴露。导电图案包括突起。执行化学机械抛光工艺以去除导电图案的突起。

公开(公告)号：CN110943085B

公开(公告)日：2024-07-09

申请号：CN201910711072.X

申请日：2019-08-02

Applicant: 三星电子株式会社

Inventor： 裵珍宇 ,  辛受映 ,  高荣浩 ,  尹普彦 ,  尹一永 ,  李洋熙 ,  全喜淑

IPC: H10B12/00

Abstract: 本申请提供一种半导体装置和形成该半导体装置的方法。所述形成该半导体装置的方法包括：在基底上形成模制结构；在模制结构上形成具有沉积厚度的第一掩模层；以及使第一掩模层图案化，以形成使模制结构暴露的第一掩模开口。蚀刻模制结构以形成穿透模制结构的孔。使第一掩模层减薄以形成为包括厚度小于沉积厚度的掩模部分。形成导电图案以填充孔和第一掩模开口。蚀刻包括掩模部分的第一掩模层以使模制结构暴露。导电图案包括突起。执行化学机械抛光工艺以去除导电图案的突起。

公开(公告)号：CN112117323B

公开(公告)日：2024-06-11

申请号：CN202010565331.5

申请日：2020-06-19

Applicant: 三星电子株式会社

Inventor： 朴慧圣 ,  裵珍宇 ,  高荣浩 ,  朴钟爀 ,  尹普彦 ,  蒋明在

IPC: H01L29/06 ,  H01L27/02 ,  H01L21/8234

Abstract: 提供了一种半导体器件及半导体器件的制造方法。所述半导体器件包括：基底，具有单元区域和外围区域；单元栅极结构，设置在单元区域上；第一杂质区域和第二杂质区域，在单元区域中分别布置在单元栅极结构的第一侧和第二侧上；位线结构，设置在单元栅极结构上并且连接到第一杂质区域；外围栅极结构，设置在外围区域上；外围盖层，设置在外围区域上，覆盖外围栅极结构，并且具有与位线结构的上端在基本上同一水平处的上表面；以及单元接触结构，设置在第二杂质区域上，并且具有导电阻挡件和位于导电阻挡件上的接触材料层，其中，导电阻挡件覆盖位线结构的上端。

公开(公告)号：CN112117323A

公开(公告)日：2020-12-22

申请号：CN202010565331.5

申请日：2020-06-19

Applicant: 三星电子株式会社

Inventor： 朴慧圣 ,  裵珍宇 ,  高荣浩 ,  朴钟爀 ,  尹普彦 ,  蒋明在

IPC: H01L29/06 ,  H01L27/02 ,  H01L21/8234

Abstract: 提供了一种半导体器件及半导体器件的制造方法。所述半导体器件包括：基底，具有单元区域和外围区域；单元栅极结构，设置在单元区域上；第一杂质区域和第二杂质区域，在单元区域中分别布置在单元栅极结构的第一侧和第二侧上；位线结构，设置在单元栅极结构上并且连接到第一杂质区域；外围栅极结构，设置在外围区域上；外围盖层，设置在外围区域上，覆盖外围栅极结构，并且具有与位线结构的上端在基本上同一水平处的上表面；以及单元接触结构，设置在第二杂质区域上，并且具有导电阻挡件和位于导电阻挡件上的接触材料层，其中，导电阻挡件覆盖位线结构的上端。