公开(公告)号：CN118742027A

公开(公告)日：2024-10-01

申请号：CN202311854020.0

申请日：2023-12-29

Applicant: 三星电子株式会社

Inventor： 金永仁 ,  权炳昊 ,  金睿一 ,  朴钟爀 ,  裴珍宇 ,  宋景浚 ,  蒋明在 ,  周炳秀

IPC: H10B12/00 ,  H10B63/00

Abstract: 提供了制造半导体装置和半导体装置。该方法包括：在半导体衬底中形成限定有源区的器件隔离沟槽；形成覆盖半导体衬底的顶表面和器件隔离沟槽的内壁的第一衬垫电介质层；形成覆盖第一衬垫电介质层的第二衬垫电介质层；形成填充器件隔离沟槽的埋置电介质层；对第二衬垫电介质层和埋置电介质层执行抛光工艺以形成器件隔离结构；形成与有源区相交的掩模图案；以及部分地图案化有源区和器件隔离结构以形成栅极沟槽。在抛光工艺之后，第一衬垫电介质层、第二衬垫电介质层和埋置电介质层具有通过抛光工艺形成的彼此共面的顶表面。

公开(公告)号：CN112117323B

公开(公告)日：2024-06-11

申请号：CN202010565331.5

申请日：2020-06-19

Applicant: 三星电子株式会社

Inventor： 朴慧圣 ,  裵珍宇 ,  高荣浩 ,  朴钟爀 ,  尹普彦 ,  蒋明在

IPC: H01L29/06 ,  H01L27/02 ,  H01L21/8234

Abstract: 提供了一种半导体器件及半导体器件的制造方法。所述半导体器件包括：基底，具有单元区域和外围区域；单元栅极结构，设置在单元区域上；第一杂质区域和第二杂质区域，在单元区域中分别布置在单元栅极结构的第一侧和第二侧上；位线结构，设置在单元栅极结构上并且连接到第一杂质区域；外围栅极结构，设置在外围区域上；外围盖层，设置在外围区域上，覆盖外围栅极结构，并且具有与位线结构的上端在基本上同一水平处的上表面；以及单元接触结构，设置在第二杂质区域上，并且具有导电阻挡件和位于导电阻挡件上的接触材料层，其中，导电阻挡件覆盖位线结构的上端。

公开(公告)号：CN112117323A

公开(公告)日：2020-12-22

申请号：CN202010565331.5

申请日：2020-06-19

Applicant: 三星电子株式会社

Inventor： 朴慧圣 ,  裵珍宇 ,  高荣浩 ,  朴钟爀 ,  尹普彦 ,  蒋明在

IPC: H01L29/06 ,  H01L27/02 ,  H01L21/8234

Abstract: 提供了一种半导体器件及半导体器件的制造方法。所述半导体器件包括：基底，具有单元区域和外围区域；单元栅极结构，设置在单元区域上；第一杂质区域和第二杂质区域，在单元区域中分别布置在单元栅极结构的第一侧和第二侧上；位线结构，设置在单元栅极结构上并且连接到第一杂质区域；外围栅极结构，设置在外围区域上；外围盖层，设置在外围区域上，覆盖外围栅极结构，并且具有与位线结构的上端在基本上同一水平处的上表面；以及单元接触结构，设置在第二杂质区域上，并且具有导电阻挡件和位于导电阻挡件上的接触材料层，其中，导电阻挡件覆盖位线结构的上端。