-
公开(公告)号：CN119317103A
公开(公告)日：2025-01-14
申请号：CN202410577019.6
申请日：2024-05-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件包括：衬底，所述衬底包括存储单元区域、外围区域和边界区域，所述存储单元区域中限定有有源区域，所述外围区域中限定有逻辑有源区域，所述边界区域包括位于所述存储单元区域与所述外围区域之间的区域隔离沟槽；边界结构，所述边界结构包括顺序地设置在所述区域隔离沟槽中的边界隔离层、区域隔离结构和区域隔离填充层；以及字线，所述字线跨所述有源区域延伸，其中，在所述有源区域当中，位于所述存储单元区域的最外部分处的有源区域和所述区域隔离结构彼此间隔开第一宽度，并且所述字线从位于所述存储单元区域的最外部分处的所述有源区域的边缘朝向所述区域隔离结构延伸了小于所述第一宽度的延伸长度。
-
公开(公告)号：CN115206914A
公开(公告)日：2022-10-18
申请号：CN202210370873.6
申请日：2022-04-07
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/522 , H01L23/528 , H01L23/538
Abstract: 一种半导体器件包括：第一衬底；电路元件，在第一衬底上；下互连线，电连接到电路元件；第二衬底，在下互连线上；栅电极，彼此间隔开并沿垂直于第二衬底的上表面的第一方向堆叠在第二衬底上；沟道结构，贯穿栅电极，沿第一方向延伸，以及分别包括沟道层；贯通孔，沿第一方向延伸并将栅电极或沟道结构中的至少一个电连接到电路元件；绝缘区域，围绕贯通孔的侧表面；以及过孔焊盘，在第一方向上位于贯通孔与至少一条下互连线之间，并且在第二方向上与第二衬底间隔开，第二方向平行于第二衬底的上表面。
-
公开(公告)号：CN120018489A
公开(公告)日：2025-05-16
申请号：CN202410897879.8
申请日：2024-07-05
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件，包括有源图案、在有源图案上在第一方向上延伸的栅极结构、电连接至有源图案并在第二方向上延伸的位线、电连接至栅极结构的栅极接触、在栅极接触与位线之间的虚设线、以及至少部分地被虚设线围绕的虚设电介质层，其中虚设线包括：在虚设电介质层与位线之间的第一虚设线部分、与第一虚设线部分间隔开的第二虚设线部分、以及多个连接部分，所述多个连接部分将第一虚设线部分和第二虚设线部分彼此电连接，并且其中虚设电介质层在第一虚设线部分和第二虚设线部分之间且在所述多个连接部分之间。
-
公开(公告)号：CN117295338A
公开(公告)日：2023-12-26
申请号：CN202310742720.4
申请日：2023-06-21
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置和一种数据存储系统。该半导体装置包括：衬底；在衬底上的电路器件；下互连线，其电连接到电路器件；外围区域绝缘层，其覆盖下互连线；源极结构，其在外围区域绝缘层上；栅电极，其在源极结构上在第一方向上堆叠并彼此间隔开；沟道结构，其穿透栅电极，各自包括沟道层；接触插塞，其穿透栅电极和源极结构，在第一方向上延伸，并且连接到下互连线的一部分；以及间隔物层，其在接触插塞和源极结构之间，并且包括与外围区域绝缘层的材料不同的材料，其中，间隔物层中的每一个在上表面上具有第一宽度，并且在下表面上具有大于第一宽度的第二宽度。
-
公开(公告)号：CN114914244A
公开(公告)日：2022-08-16
申请号：CN202111219025.7
申请日：2021-10-20
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 提供了半导体装置和包括半导体装置的电子系统。所述半导体装置包括在基底上的具有单元阵列区域、单元接触区域和虚设区域的上级层。上级层包括：半导体层；单元阵列结构，包括在单元阵列区域的半导体层上顺序堆叠的第一堆叠结构和第二堆叠结构，第一堆叠结构和第二堆叠结构包括堆叠的电极；第一阶梯结构，位于单元接触区域的半导体层上，电极从单元阵列结构延伸到第一阶梯结构中，使得单元阵列结构连接到第一阶梯结构；竖直沟道结构，穿透单元阵列结构；虚设结构，位于虚设区域中，虚设结构与第二堆叠结构处于同一水平，虚设结构包括堆叠的第一层；以及单元接触插塞，设置在单元接触区域中，并且连接到第一阶梯结构。
-
Patent Agency Ranking
公开(公告)号：CN118695591A
公开(公告)日：2024-09-24
申请号：CN202410332836.5
申请日：2024-03-22
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种制造半导体器件的方法，包括：制备衬底，衬底包括由隔离层限定的多个有源区和外围有源区；在与多个有源区交叉的字线沟槽中形成字线；形成多个位线结构，多个位线结构中的每个包括在多个有源区上的位线；形成多个栅极线结构，多个栅极线结构中的每个包括在外围有源区上的栅极线；在多个位线结构之间形成多个掩埋接触，多个掩埋接触连接到多个有源区；以及在多个栅极线结构之间形成栅极间绝缘层，栅极间绝缘层包括具有杂质的氧化物。
-
公开(公告)号：CN116896889A
公开(公告)日：2023-10-17
申请号：CN202310304788.4
申请日：2023-03-27
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和数据存储系统。半导体装置包括：源极结构；第一堆叠结构和第二堆叠结构，其包括堆叠在源极结构上以彼此间隔开的第一栅电极；伪结构，其在第一堆叠结构和第二堆叠结构之间在源极结构上，并且包括堆叠为彼此间隔开的第二栅电极；第一分离区，其穿过第一堆叠结构和第二堆叠结构，并且彼此间隔开；第二分离区，其在第一堆叠结构和第二堆叠结构中的每一个与伪结构之间延伸；沟道结构，其穿过第一堆叠结构和第二堆叠结构，并且分别包括沟道层，通过沟道层连接到源极结构；以及第一源极接触结构，其穿过伪结构，并且分别包括第一接触层，第一接触层通过第一接触层的下表面连接到源极结构。
-
公开(公告)号：CN116801628A
公开(公告)日：2023-09-22
申请号：CN202310240137.3
申请日：2023-03-10
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括第一半导体结构以及第一半导体结构上的第二半导体结构，该第一半导体结构包括第一衬底。第二半导体结构包括堆叠在第二衬底上的栅电极、与栅电极交替堆叠的层间绝缘层、穿过第二区域中的栅电极的贯通绝缘区、覆盖栅电极和层间绝缘层的封盖绝缘层、封盖绝缘层上的上绝缘层、穿过第一区域中的封盖绝缘层和栅电极的沟道结构、穿过上绝缘层的上接触插塞、上绝缘层上的位线、穿过封盖绝缘层的第一接触插塞、以及包括穿过第二区域中的每个贯通绝缘区的第二接触插塞的导电图案。导电图案包括与第二接触插塞一体的连接部。
-
公开(公告)号：CN118591178A
公开(公告)日：2024-09-03
申请号：CN202311315871.8
申请日：2023-10-11
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：外围电路结构；源极结构，在外围电路结构上；第一电容器电极，在外围电路结构上；电极绝缘层，至少部分地围绕第一电容器电极；栅极堆叠，在源极结构上；存储沟道结构，延伸穿过栅极堆叠；阶梯绝缘层，在栅极堆叠和电极绝缘层上；第二电容器电极，在第一电容器电极上并延伸穿过阶梯绝缘层；以及贯穿通孔，延伸穿过阶梯绝缘层和电极绝缘层。
-
公开(公告)号：CN117858506A
公开(公告)日：2024-04-09
申请号：CN202311264415.5
申请日：2023-09-27
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：第一半导体结构，包括在第一衬底上的电路元件、连接到电路元件的下互连结构、以及覆盖电路元件的外围区域绝缘层；以及第二半导体结构，包括在第一衬底上的第二衬底、包括彼此间隔开并堆叠在第二衬底上的第一栅电极和第二栅电极的第一堆叠结构、与第一栅电极和第二栅电极交替堆叠的层间绝缘层、穿过第一栅电极和第二栅电极的第一接触插塞和第二接触插塞、以及与层间绝缘层交替设置并围绕接触插塞的接触插塞绝缘层。第二半导体结构包括第一电容器结构，该第一电容器结构包括第一栅电极、(多个)接触插塞绝缘层和第二接触插塞，或者第二栅电极、(多个)接触插塞绝缘层和第一接触插塞。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.02 seconds)
