-
公开(公告)号：CN110323116B
公开(公告)日：2024-06-25
申请号：CN201811245039.4
申请日：2018-10-24
Applicant: 三星电子株式会社
Abstract: 提供了一种气体分布板和一种包括该气体分布板的等离子体处理设备。所述等离子体处理设备可以包括：支撑件，被构造为接收基底；气体分布板(GDP)，包括面对支撑件的多个喷嘴；主分流器，被构造为供应处理气体；以及附加分流器，被构造为供应加速气体或减速气体。多个喷嘴可以包括多个中心喷嘴、多个外围喷嘴、被构造为喷射处理气体和加速气体的多个中间喷嘴、多个第一喷嘴和多个第二喷嘴。
-
公开(公告)号：CN110323116A
公开(公告)日：2019-10-11
申请号：CN201811245039.4
申请日：2018-10-24
Applicant: 三星电子株式会社
Abstract: 提供了一种气体分布板和一种包括该气体分布板的等离子体处理设备。所述等离子体处理设备可以包括：支撑件，被构造为接收基底；气体分布板(GDP)，包括面对支撑件的多个喷嘴；主分流器，被构造为供应处理气体；以及附加分流器，被构造为供应加速气体或减速气体。多个喷嘴可以包括多个中心喷嘴、多个外围喷嘴、被构造为喷射处理气体和加速气体的多个中间喷嘴、多个第一喷嘴和多个第二喷嘴。
-
公开(公告)号：CN111430207A
公开(公告)日：2020-07-17
申请号：CN201910964482.5
申请日：2019-10-11
Applicant: 三星电子株式会社
IPC: H01J37/32
Abstract: 提供了等离子体处理方法和等离子体处理装置。在等离子体处理方法中，将衬底装载到腔室内的下电极上。施加等离子体功率以在所述腔室内形成等离子体。产生具有DC脉冲部分和斜坡部分的非正弦波的电压函数。产生电压函数可以包括设定所述斜坡部分的斜率以及设定所述斜坡部分与所述电压函数的循环的持续时间比，以控制在所述衬底的表面处产生的离子能量分布。将所述非正弦波的偏置功率施加到所述下电极。
-
公开(公告)号：CN111430207B
公开(公告)日：2025-01-21
申请号：CN201910964482.5
申请日：2019-10-11
Applicant: 三星电子株式会社
IPC: H01J37/32
Abstract: 提供了等离子体处理方法和等离子体处理装置。在等离子体处理方法中，将衬底装载到腔室内的下电极上。施加等离子体功率以在所述腔室内形成等离子体。产生具有DC脉冲部分和斜坡部分的非正弦波的电压函数。产生电压函数可以包括设定所述斜坡部分的斜率以及设定所述斜坡部分与所述电压函数的循环的持续时间比，以控制在所述衬底的表面处产生的离子能量分布。将所述非正弦波的偏置功率施加到所述下电极。
-
公开(公告)号：CN115966464A
公开(公告)日：2023-04-14
申请号：CN202211226835.X
申请日：2022-10-09
Applicant: 三星电子株式会社
IPC: H01L21/311 , H01L21/3213 , H01L21/033 , H01L21/768
Abstract: 形成半导体器件的方法可以包括：设置衬底，层形成在衬底上；在层上形成下硬掩模层，下硬掩模层包括硅；在下硬掩模层上形成上硬掩模图案，上硬掩模图案包括氧化物；通过使用上硬掩模图案作为蚀刻掩模并且使用包括基于金属氯化物的第一气体和基于氮化物的第二气体的蚀刻气体蚀刻下硬掩模层，形成下硬掩模图案；以及通过使用下硬掩模图案作为蚀刻掩模蚀刻材料层，在层中形成多个接触孔。
-
Patent Agency Ranking
公开(公告)号：CN116437659A
公开(公告)日：2023-07-14
申请号：CN202211497622.0
申请日：2022-11-25
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件，包括：衬底，包括存储单元区；多个电容器结构，布置在衬底的存储单元区中，并且包括多个下电极、电容器介电层和上电极；第一支撑图案，接触多个电容器结构的多个下电极的侧壁，以支撑多个下电极；以及第二支撑图案，位于比第一支撑图案的竖直高度高的竖直高度处，并且接触多个下电极的侧壁，以支撑多个下电极。多个下电极分别在多个下电极的上部中具有多个电极凹入部。
-
公开(公告)号：CN116156898A
公开(公告)日：2023-05-23
申请号：CN202211345568.8
申请日：2022-10-31
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体存储器设备。半导体存储器设备可以包括磁隧道结图案、与磁隧道结图案的第一部分接触的自旋轨道矩(SOT)图案、电连接到磁隧道结图案的第二部分且被配置为通过第一字线控制的第一晶体管、以及电连接到自旋轨道矩图案的第一端并且被配置为通过第二字线控制的第二晶体管。第一晶体管的有效沟道宽度可以不同于第二晶体管的有效沟道宽度。
-
公开(公告)号：CN115768118A
公开(公告)日：2023-03-07
申请号：CN202211064994.4
申请日：2022-09-01
Applicant: 三星电子株式会社
Abstract: 提供了包括沟道结构和贯穿电极的半导体装置以及电子系统。所述半导体装置包括包含下布线的下结构。水平布线层设置在下结构上，同时包括水平导电层和延伸穿过水平导电层的水平绝缘层。堆叠结构设置在水平布线层上。提供在延伸穿过堆叠结构的同时延伸到水平布线层中的沟道结构。提供在延伸穿过堆叠结构和水平绝缘层的同时连接到下布线的贯穿电极。堆叠结构包括重复交替地堆叠的绝缘层和电极层以及设置在绝缘层的侧表面和电极层的侧表面处的层间绝缘层。贯穿电极包括延伸到层间绝缘层中的第一部分以及设置在第一部分与下布线之间的第二部分，同时第二部分具有比第一部分的水平宽度小的水平宽度。
-
公开(公告)号：CN116133414A
公开(公告)日：2023-05-16
申请号：CN202210836292.7
申请日：2022-07-15
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体存储器件及其制造方法。一种半导体存储器件包括有源部分，所述有源部分包括第一杂质区域和第二杂质区域并且由器件隔离层限定。字线在所述有源部分上沿第一方向延伸。中间电介质图案覆盖所述字线的顶表面。位线结构在所述字线上方沿与所述第一方向相交的第二方向延伸。接触插塞设置在所述位线结构之间并且连接到所述第二杂质区域。数据存储元件设置在所述接触插塞上。所述中间电介质图案包括覆盖部分，所述覆盖部分覆盖所述字线的所述顶表面并且被埋置在所述衬底中。栅栏部分从所述覆盖部分起在所述位线结构之间延伸。
-
公开(公告)号：CN116113236A
公开(公告)日：2023-05-12
申请号：CN202211409023.9
申请日：2022-11-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 半导体存储器件可以包括：单元衬底，包括单元阵列区、第一延伸区和第二延伸区以及贯通区；第一模制结构，包括以阶梯式堆叠的第一栅电极；第一层间绝缘层，在第二延伸区上的第一栅电极上共形地延伸；第二层间绝缘层，在第一层间绝缘层上；第二模制结构，包括在第二层间绝缘层上并以阶梯式堆叠在第一延伸区上的第二栅电极；沟道结构，在单元阵列区上的第一模制结构和第二模制结构中；第一单元接触结构，在第二延伸区上的第一模制结构中；以及第二单元接触结构，在第一延伸区上的第一模制结构和第二模制结构中。第一层间绝缘层和第二层间绝缘层可以具有不同的杂质浓度。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.033 seconds)
