-
公开(公告)号：CN118019328A
公开(公告)日：2024-05-10
申请号：CN202311358400.5
申请日：2023-10-19
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体装置，所述半导体装置包括：基底，包括有源区域；第一接合垫，连接到有源区域并且设置在基底上；第二接合垫，连接到有源区域，并且与第一接合垫间隔开，其中，第二接合垫设置在基底上；第一下电极，设置在第一接合垫上并且在与基底基本垂直的方向上延伸；第二下电极，设置在第二接合垫上并且在与基底基本垂直的方向上延伸；介电层，沿着第一下电极和第二下电极延伸；以及上电极，设置在介电层上，其中，第一接合垫的第一上表面相对于基底的下表面设置在第二接合垫的第二上表面下方。
-
公开(公告)号：CN116437659A
公开(公告)日：2023-07-14
申请号：CN202211497622.0
申请日：2022-11-25
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件，包括：衬底，包括存储单元区；多个电容器结构，布置在衬底的存储单元区中，并且包括多个下电极、电容器介电层和上电极；第一支撑图案，接触多个电容器结构的多个下电极的侧壁，以支撑多个下电极；以及第二支撑图案，位于比第一支撑图案的竖直高度高的竖直高度处，并且接触多个下电极的侧壁，以支撑多个下电极。多个下电极分别在多个下电极的上部中具有多个电极凹入部。
-
公开(公告)号：CN115935886A
公开(公告)日：2023-04-07
申请号：CN202210637287.3
申请日：2022-06-07
Applicant: 三星电子株式会社
IPC: G06F30/392 , G06N7/00 , G06F111/08
Abstract: 提供了用于半导体开发的数据探索的方法和设备。处理器实现的用于数据探索的方法包括：设置第一输入数据和第一目标条件；使用对目标函数建模的第一函数来预测与第一输入数据对应的第一输出数据；和使用提供第一输出数据与第一目标条件之间的比较结果的第二函数来确定第二输入数据。
-
公开(公告)号：CN120035135A
公开(公告)日：2025-05-23
申请号：CN202411256501.6
申请日：2024-09-09
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器装置包括：导电图案，在基底上；下电极，连接到导电图案，并包括第一和第二部分；一个或多个电极侧壁支撑件，支撑下电极并接触下电极的侧壁；电极覆盖支撑件，设置在下电极上并接触下电极的顶面；电容器介电膜，在下电极、电极侧壁支撑件和电极覆盖支撑件上；以及上电极，在电容器介电膜上。下电极的第一部分随着其远离导电图案在第一方向上具有增大的宽度，并且下电极的第一部分的侧壁的斜率与下电极的第二部分的侧壁的斜率不同。
-
公开(公告)号：CN117939878A
公开(公告)日：2024-04-26
申请号：CN202311271667.0
申请日：2023-09-28
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：下结构；下结构上的下电极，其中，每下电极包括第一下电极和在第一下电极上并且电连接至第一下电极的第二下电极；覆盖下电极的上电极；以及下电极与上电极之间电介质膜，其中，第一下电极包括柱状部分和在柱状部分上的突出部分，其中，突出部分具有接触第二下电极的复杂形状。
-
Patent Agency Ranking
公开(公告)号：CN116193850A
公开(公告)日：2023-05-30
申请号：CN202211496038.3
申请日：2022-11-29
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：衬底，具有单元阵列区和外围区；下电极，设置在单元阵列区上；至少一个支撑层，与下电极接触；介电层，覆盖下电极和至少一个支撑层；上电极，覆盖介电层；层间绝缘层，覆盖上电极的上表面和侧表面；外围接触插塞，在衬底的外围区上穿过层间绝缘层；以及第一氧化物层，在上电极和外围接触插塞之间。上电极包括在横向方向上从单元阵列区向外围区突出的至少一个突出区。第一氧化物层设置在至少一个突出区和外围接触插塞之间。
-
公开(公告)号：CN110310993A
公开(公告)日：2019-10-08
申请号：CN201910216931.8
申请日：2019-03-21
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/24 , H01L27/115
Abstract: 提供了半导体装置及其形成方法。所述半导体装置可以包括半导体基底以及位于半导体基底中的有源区域，其中，有源区域可以包括具有氧的可变原子浓度的氧化物半导体材料。第一源/漏区可以位于有源区域中，其中，第一源/漏区可以具有氧化物半导体材料中的氧的第一原子浓度。第二源/漏区可以位于与第一源/漏区分隔开的有源区域中，沟道区域可以位于第一源/漏区与第二源/漏区之间，其中，沟道区域可以具有氧化物半导体材料中的氧的第二原子浓度，氧的第二原子浓度低于氧的第一原子浓度。栅电极可以位于沟道区域上并且可以在第一源/漏区与第二源/漏区之间延伸。
-
公开(公告)号：CN116896876A
公开(公告)日：2023-10-17
申请号：CN202310279606.2
申请日：2023-03-21
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种制造集成电路器件的方法包括：在基板上形成具有依次堆叠的模制层和支撑层的模制结构；形成在垂直方向上穿过模制结构的垂直孔以及在第一垂直高度区域中在水平方向上从垂直孔向外延伸的弯曲空间；将垂直孔和弯曲空间暴露于预处理气氛，以使支撑层具有第一表面状态并且模制层具有不同于第一表面状态的第二表面状态；利用第一表面状态和第二表面状态之间的差异，通过选择性沉积工艺形成填充弯曲空间的弯曲互补图案；以及在垂直孔中形成与模制层、支撑层和弯曲互补图案接触的下电极。
-
公开(公告)号：CN116364647A
公开(公告)日：2023-06-30
申请号：CN202211688293.8
申请日：2022-12-27
Applicant: 三星电子株式会社
IPC: H01L21/768 , H10B12/00
Abstract: 提供一种制作包括接触插塞的半导体器件的方法及半导体器件。一种制作半导体器件的方法包括在下结构上形成互连结构。在所述互连结构之间形成绝缘层。图案化所述绝缘层以形成绝缘图案。在所述绝缘图案之间形成绝缘围栏。在所述绝缘围栏上形成第一保护图案。在形成所述第一保护图案之后蚀刻所述绝缘图案以形成接触孔。在所述接触孔中形成接触插塞。
-
公开(公告)号：CN116133414A
公开(公告)日：2023-05-16
申请号：CN202210836292.7
申请日：2022-07-15
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体存储器件及其制造方法。一种半导体存储器件包括有源部分，所述有源部分包括第一杂质区域和第二杂质区域并且由器件隔离层限定。字线在所述有源部分上沿第一方向延伸。中间电介质图案覆盖所述字线的顶表面。位线结构在所述字线上方沿与所述第一方向相交的第二方向延伸。接触插塞设置在所述位线结构之间并且连接到所述第二杂质区域。数据存储元件设置在所述接触插塞上。所述中间电介质图案包括覆盖部分，所述覆盖部分覆盖所述字线的所述顶表面并且被埋置在所述衬底中。栅栏部分从所述覆盖部分起在所述位线结构之间延伸。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.021 seconds)
