用于制造半导体器件的系统和方法

    公开(公告)号:CN110277295A

    公开(公告)日:2019-09-24

    申请号:CN201910109891.7

    申请日:2019-02-11

    Abstract: 提供了用于制造半导体器件的系统和方法。所述用于制造半导体器件的系统可以包括:腔室;静电卡盘,用于装载基底;电源,将RF功率提供到静电卡盘;阻抗匹配器,位于电源与静电卡盘之间;功率传输单元,将静电卡盘连接到阻抗匹配器。功率传输单元可以包括功率杆和同轴电缆,功率杆连接到静电卡盘并且具有第一外径。同轴电缆可以包括内线、外线以及位于内线与外线之间的介电材料。内线将功率杆连接到阻抗匹配器并且具有比第一外径小的第二外径。外线连接到腔室且被设置为包围内线,并且具有比第一外径小且比第二外径大的第一内径。第一内径与第二外径的比大于介电材料的介电常数并且小于介电材料的介电常数的三倍。

    等离子体蚀刻的方法
    3.
    发明授权

    公开(公告)号:CN107039263B

    公开(公告)日:2021-11-09

    申请号:CN201710064379.6

    申请日:2017-02-04

    Abstract: 本发明公开了一种等离子体蚀刻的方法以及包括该方法的制造半导体器件的方法。等离子体蚀刻的方法包括:将包括蚀刻对象的基板装载到腔室中的第一电极上,该腔室包括被布置为彼此面对的第一电极和第二电极;以及蚀刻该蚀刻对象。蚀刻该蚀刻对象包括将多个RF能施加到第一电极和第二电极中的一个。该多个RF能可以包括具有在从约40MHz至约300MHz的范围内的第一频率的第一RF能、具有在从约100kHz至约10MHz的范围内的第二频率的第二RF能、以及具有在从约10kHz至约5MHz的范围内的第三频率的第三RF能。

    用于制造半导体器件的系统和方法

    公开(公告)号:CN110277295B

    公开(公告)日:2021-05-04

    申请号:CN201910109891.7

    申请日:2019-02-11

    Abstract: 提供了用于制造半导体器件的系统和方法。所述用于制造半导体器件的系统可以包括:腔室;静电卡盘,用于装载基底;电源,将RF功率提供到静电卡盘;阻抗匹配器,位于电源与静电卡盘之间;功率传输单元,将静电卡盘连接到阻抗匹配器。功率传输单元可以包括功率杆和同轴电缆,功率杆连接到静电卡盘并且具有第一外径。同轴电缆可以包括内线、外线以及位于内线与外线之间的介电材料。内线将功率杆连接到阻抗匹配器并且具有比第一外径小的第二外径。外线连接到腔室且被设置为包围内线,并且具有比第一外径小且比第二外径大的第一内径。第一内径与第二外径的比大于介电材料的介电常数并且小于介电材料的介电常数的三倍。

Patent Agency Ranking