公开(公告)号：CN118633125A

公开(公告)日：2024-09-10

申请号：CN202380020163.3

申请日：2023-03-13

Applicant: 国立大学法人东北大学

Inventor： 长康雄

IPC: G11B9/02 ,  G11B5/02 ,  G11B9/14

Abstract: 本发明提供能够提高再现速度的电介质再现装置以及电介质记录再现装置。检测单元（11）被设置为能够对由电介质材料构成的数据记录层（1）相对地扫描，检测与记录于数据记录层（1）的数据对应的各个位（1a）的极化状态。加热单元（12）被设置为能够在检测单元（11）检测极化状态期间将检测的位（1a）加热至规定的温度。再现单元（13）被设置为能够基于由检测单元（11）检测到的各个位（1a）的极化状态再现数据。

公开(公告)号：CN113948114B

公开(公告)日：2023-12-15

申请号：CN202110794412.7

申请日：2021-07-14

Applicant: 铁电存储器股份有限公司

Inventor： M·门内加 ,  J·奥克

IPC: G11C5/02 ,  G11C5/06 ,  G11C5/14 ,  G11B9/06 ,  G11B9/02 ,  G11C16/10 ,  G11C16/14

Abstract: 提供了一种存储器单元布置，该存储器单元布置可包括：多条第一控制线；多条第二控制线；多条第三控制线；多个存储器单元集中的每个存储器单元集包括存储器单元并且分配给多条第一控制线中的对应的一条第一控制线，并且包括可经由对应的第一控制线、多个第二控制线中的对应的一条第二控制线和多条第三控制线寻址的至少第一存储器单元子集，以及可经由对应的第一控制线、多条第二控制线和多条第三控制线中的对应的一条第三控制线寻址的至少第二存储器单元子集。多条第三控制线中的对应的一条第三控制线对多个存储器单元集中的每个存储器单元集的第二存储器单元子集进行寻址。

公开(公告)号：CN113948115A

公开(公告)日：2022-01-18

申请号：CN202110796013.4

申请日：2021-07-14

Applicant: 铁电存储器股份有限公司

Inventor： M·门内加

IPC: G11C5/02 ,  G11C5/06 ,  G11C5/14 ,  G11B9/02 ,  G11B9/06 ,  G11C16/10 ,  G11C16/14

Abstract: 本发明提供一种存储器单元布置。根据各个方面，所述存储器单元布置包含：第一控制线和第二控制线；多个存储器结构，其设置在该第一控制线与该第二控制线之间，其中，所述多个存储器结构中的每个存储器结构包括第三控制线、第一存储器单元和第二存储器单元；其中，对于所述多个存储器结构中的每个存储器结构，所述第一存储器单元和所述第二存储器单元通过所述第三控制线彼此耦合；其中，对于所述多个存储器结构中的每个存储器结构，所述第一存储器单元耦合至所述第一控制线，并且所述第二存储器单元耦合至所述第二控制线。

公开(公告)号：CN103620681A

公开(公告)日：2014-03-05

申请号：CN201280031644.6

申请日：2012-06-21

Applicant: 薄膜电子有限公司

Inventor： C·卡尔松 ,  欧勒·乔尼·哈格尔 ,  雅各布·尼尔森 ,  P·布罗姆斯

IPC: G11B9/02 ,  H01L27/28 ,  H01L27/115 ,  G11C13/00 ,  G11C11/56

CPC classification number: G11C11/22 ,  G11C13/0014 ,  G11C13/0016 ,  G11C2213/51 ,  G11C2213/55 ,  G11C2213/77 ,  G11C2213/80 ,  H01L27/285 ,  H01L51/0516 ,  H01L51/0575 ,  Y10T29/49155

Abstract: 电子部件（1）和包括一个或多个这样的部件（1）的电子设备（100）。电子部件（1）包括布置在柔性衬底（3）上的层的堆叠（4）。所述堆叠包括电活性部分（4a）和用以保护电活性部分免于划伤和磨损的保护层（11）。所述电活性部分包括底部电极层（5）和顶部电极层（9）以及位于所述电极之间的至少一个绝缘或半绝缘层（7）。该堆叠还包括布置在顶部电极层（9）和保护层（11）之间的缓冲层（13）。缓冲层（13）适于至少部分地吸收发生在保护层（11）内的横向尺寸改变（ΔL）并且因此防止所述尺寸改变（ΔL）转移到电活性部分（4a），因此减少了发生在电极之间的短路风险。

公开(公告)号：CN101241726A

公开(公告)日：2008-08-13

申请号：CN200810085688.2

申请日：2008-02-01

Applicant: 希捷科技有限公司

Inventor： P·M·琼斯 ,  C·尼斯特利卡 ,  Y-T·赫沙

IPC: G11B9/00 ,  G11B9/02

CPC classification number: G11B9/02 ,  B82Y10/00 ,  G11B9/1409 ,  G11B9/1436 ,  Y10T428/11

Abstract: 一种装置，包括变换器和/或存储介质，其中变换器具有附连其上的多个聚合物绳，存储介质具有附连其上的多个聚合物绳。当该装置包括变换器和存储介质两者时，附连到变换器上的多个聚合物绳可被定位成与附连到存储介质上的多个聚合物绳相互作用。该变换器可以是数据存储设备的探针。该存储介质可以是铁电存储介质。

公开(公告)号：CN101168488A

公开(公告)日：2008-04-30

申请号：CN200710168369.3

申请日：2007-11-16

Applicant: 华中科技大学

Inventor： 于军 ,  杨斌 ,  郑朝丹 ,  李佳 ,  王耘波 ,  高俊雄 ,  周文利

IPC: C04B41/50 ,  C04B35/462 ,  G11B9/02

Abstract: 本发明公开了一种铁电存储器用柱状掺钕钛酸铋铁电薄膜的制备方法，属于微电子新材料与器件范围。本发明铁电存储器用柱状掺钕钛酸铋铁电薄膜使用溶胶凝胶方法制备，前躯体溶液浓度为0.04～0.05摩尔/升，在每次旋转涂覆后，都对经过烘烤、热解的薄膜进行退火处理，退火时，把薄膜样品从室温、大气环境中直接放入已升温至645～655℃的管式炉中，在空气气氛下，退火5～10分钟。本发明铁电存储器用柱状掺钕钛酸铋铁电薄膜为择优取向的多晶薄膜，晶粒呈柱状且尺寸较大，具有疲劳特性较好和结晶温度较低的优点，可与现有CMOS工艺兼容。

公开(公告)号：CN1767025A

公开(公告)日：2006-05-03

申请号：CN200510102838.2

申请日：2005-09-13

Applicant: 三星电子株式会社

Inventor： 高亨守 ,  丁柱焕 ,  洪承范 ,  朴弘植 ,  朴哲民 ,  白庚录

IPC: G11B9/02

CPC classification number: B82Y10/00 ,  G11B9/02 ,  G11B9/1409 ,  G11B9/1472

Abstract: 提供了一种铁电记录介质，包括：铁电记录层，由极性可反转的铁电材料形成；各向异性导电层，覆盖铁电记录层并能够基于外部的能量变成导电体或非导电体。

公开(公告)号：CN103650046A

公开(公告)日：2014-03-19

申请号：CN201180071905.2

申请日：2011-06-27

Applicant: 薄膜电子有限公司

Inventor： C·卡尔松 ,  欧勒·乔尼·哈格尔 ,  雅各布·尼尔森 ,  P·布罗姆斯

IPC: G11B9/02 ,  H01L27/28 ,  H01L27/115 ,  G11C13/00 ,  G11C11/56

CPC classification number: H01L27/11507 ,  G11B9/02 ,  G11C11/161 ,  G11C11/22 ,  H01L23/562 ,  H01L27/0248 ,  H01L27/11502 ,  H01L27/1203 ,  H01L28/40 ,  H01L28/55 ,  H01L28/75 ,  H01L43/02 ,  H01L43/12 ,  H01L51/0591 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 铁电存储单元（1）和包括一个或多个这样的单元（1）的存储设备（100）。铁电存储单元包括布置在柔性衬底（3）上的层的堆叠（4）。所述堆叠包括电活性部分（4a）和用以保护电活性部分免于划伤和磨损的保护层（11）。所述电活性部分包括底部电极层（5）和顶部电极层（9）以及位于所述电极之间的至少一个铁电存储材料层（7）。该堆叠还包括布置在顶部电极层（9）和保护层（11）之间的缓冲层（13）。缓冲层（13）适于至少部分地吸收发生在保护层（11）内的横向尺寸改变（ΔL）并且因此防止所述尺寸改变（ΔL）转移到电活性部分（4a），因此减少了发生在电极之间的短路风险。

公开(公告)号：CN102760458A

公开(公告)日：2012-10-31

申请号：CN201210194943.3

申请日：2008-03-28

Applicant: 三星电子株式会社

Inventor： 全大暎 ,  闵桐基 ,  高亨守 ,  洪承范

IPC: G11B9/02 ,  B82Y10/00

CPC classification number: G11B9/02 ,  B82Y10/00 ,  G11B9/1409

Abstract: 本发明提供一种提高电场传感器的灵敏度的方法、存储设备及再现方法。该存储设备包括：铁电记录介质；电场传感器，包括源区、漏区和电阻区，所述电阻区将源区电连接到漏区并具有电阻，所述电阻根据由铁电记录介质的电畴的极化电压引起的电场的强度而变化；电压施加单元，在源区和漏区之间施加电压；再现信号检测单元，包括至少一个负电阻器，所述至少一个负电阻器安装在将漏区连接到电压施加单元的电路中，用于检测漏区和所述至少一个负电阻器之间的电压的变化。

公开(公告)号：CN101434408A

公开(公告)日：2009-05-20

申请号：CN200810236931.6

申请日：2008-12-19

Applicant: 华中科技大学

Inventor： 于军 ,  吴云翼 ,  王耘波 ,  周文利 ,  高俊雄 ,  李建军 ,  郑朝丹 ,  刘心明

IPC: C01G23/00 ,  C23C14/35 ,  C23C14/08 ,  C23C14/54 ,  G11B9/02

Abstract: 本发明涉及信息存储薄膜材料领域，公开了一种A位Pr掺杂BTO薄膜材料，它是由镨、铋、钛和氧离子组成的，其组成分子式为Bi(4－11x/9)PrxTi3O12，x取值为0.3～0.9。该薄膜材料采用射频磁控溅射方法制备，具体为：将Bi(4－11x/9)PrxTi3O12靶材沉积在Pt/TiO2/SiO2/p－Si衬底上，抽至高真空，预溅射，通入氧气和氩气调节工作气压，再次溅射，最后快速退火，得到薄膜。本发明制得的薄膜为随机取向的多晶薄膜，薄膜表面光滑，晶粒尺寸均匀，具有低的漏电流和较好的电滞回线，可与现有CMOS工艺兼容。