-
公开(公告)号：CN108401122B
公开(公告)日：2020-04-14
申请号：CN201810267549.5
申请日：2018-03-28
Applicant: 西安微电子技术研究所
IPC: H04N5/374 , H04N5/3745 , H04N5/378 , H04N5/357
Abstract: 本发明提供一种用于CMOS图像传感器的高精度DAC，包括分离设置的M位高位转换和(K‑M)位低位转换，以及高位高参考输出缓冲和高位低参考输出缓冲；M位高位转换输出端提供2K个区间的高参考输出和低参考输出，每个区间的高参考输出和低参考输出通过对应的高位高参考输出缓冲和高位低参考输出缓冲分别接到低位转换的模拟参考端提供模拟参考电压，低位转换后的输出为最终的模拟输出。本发明实现了多通道高精度DAC的面积和功耗开销优化，消除了高低位切换过程中的电压突变问题，解决了高精度DAC的非单调问题，确保了CMOS图像传感器的黑电平校正与列固定图形噪声校正的均匀性。
-
公开(公告)号：CN108495067A
公开(公告)日：2018-09-04
申请号：CN201810267547.6
申请日：2018-03-28
Applicant: 西安微电子技术研究所
IPC: H04N5/378 , H04N5/3745
Abstract: 本发明公开一种用于CMOS图像传感器的SAR型ADC结构，包括每列单独的列线采样模块和比较器模块，多列共用的DAC模块和SAR逻辑模块；每列的列级比较器模块一输入端连接各自的列采样模块的输出端，另一输入端连接多列共用的DAC模块的输出端，每列的列级比较器模块输出端连接多列共用的SAR逻辑模块，每列通过K次比较实现K位ADC转换；SAR逻辑模块的输出端为ADC结构的输出端。本发明实现了大面阵CMOS图像传感器的高速高精度模数转换，避免了SAR型ADC直接列级化的面积和功耗开销；降低了高精度模拟信号的噪声干扰。
-
公开(公告)号：CN108401122A
公开(公告)日：2018-08-14
申请号：CN201810267549.5
申请日：2018-03-28
Applicant: 西安微电子技术研究所
IPC: H04N5/374 , H04N5/3745 , H04N5/378 , H04N5/357
Abstract: 本发明提供一种用于CMOS图像传感器的高精度DAC，包括分离设置的M位高位转换和(K-M)位低位转换，以及高位高参考输出缓冲和高位低参考输出缓冲；M位高位转换输出端提供2K个区间的高参考输出和低参考输出，每个区间的高参考输出和低参考输出通过对应的高位高参考输出缓冲和高位低参考输出缓冲分别接到低位转换的模拟参考端提供模拟参考电压，低位转换后的输出为最终的模拟输出。本发明实现了多通道高精度DAC的面积和功耗开销优化，消除了高低位切换过程中的电压突变问题，解决了高精度DAC的非单调问题，确保了CMOS图像传感器的黑电平校正与列固定图形噪声校正的均匀性。
-
Patent Agency Ranking
公开(公告)号：CN108495067B
公开(公告)日：2020-11-10
申请号：CN201810267547.6
申请日：2018-03-28
Applicant: 西安微电子技术研究所
IPC: H04N5/378 , H04N5/3745
Abstract: 本发明公开一种用于CMOS图像传感器的SAR型ADC结构，包括每列单独的列线采样模块和比较器模块，多列共用的DAC模块和SAR逻辑模块；每列的列级比较器模块一输入端连接各自的列采样模块的输出端，另一输入端连接多列共用的DAC模块的输出端，每列的列级比较器模块输出端连接多列共用的SAR逻辑模块，每列通过K次比较实现K位ADC转换；SAR逻辑模块的输出端为ADC结构的输出端。本发明实现了大面阵CMOS图像传感器的高速高精度模数转换，避免了SAR型ADC直接列级化的面积和功耗开销；降低了高精度模拟信号的噪声干扰。
-
公开(公告)号：CN108521549B
公开(公告)日：2020-08-25
申请号：CN201810267550.8
申请日：2018-03-28
Applicant: 西安微电子技术研究所
Abstract: 本发明公开一种超大面阵CMOS图像传感器结构，包括感光面阵、行驱动、列偏置、读出、控制器、电流偏置和可配置DAC；感光面阵的驱动由左右两侧分别设置行驱动，上方设置用于提供像元偏置的列偏置，下方设置读出电路；读出电路包括列级读出电路和输出级读出电路；控制器用于曝光、转换、采样、放大与读出操作的时序控制，还用于感光面阵与读出电路的协调控制，以及曝光时间与DAC的配置；电流偏置用于对整个系统中电流偏置信号的输送，电流偏置信号包括列偏置、可配置DAC、列级读出电路与输出级读出电路的输出信号；可配置DAC用于列级读出电路与输出级读出电路的校正；从而降低后级读出电路对系统噪声的影响。
-
公开(公告)号：CN107015937B
公开(公告)日：2019-07-16
申请号：CN201710188906.4
申请日：2017-03-27
Applicant: 西安微电子技术研究所
IPC: G06F13/40
Abstract: 本发明提供一种低压高速感性负载驱动电路，既能保证高速低压高幅值输出，又能有效提高总线高速数据过零间隔，满足4M 1553总线通信要求，提升系统通信可靠性。其包括驱动逻辑模块，预驱动电路和带负反馈斜坡控制模块；驱动逻辑模块的一个输出端依次连接的一个预驱动电路和一个带负反馈斜坡控制模块输出总线信号BUS，另一个输出端依次连接另一个预驱动电路和另一个带负反馈斜坡控制模块总线差分信号XBUS；所述的带负反馈斜坡控制模块用于控制总线输出信号的上升沿和下降沿，防止输出信号回零后振荡；所述的预驱动电路用于驱动带负反馈斜坡控制模块。
-
公开(公告)号：CN108521549A
公开(公告)日：2018-09-11
申请号：CN201810267550.8
申请日：2018-03-28
Applicant: 西安微电子技术研究所
Abstract: 本发明公开一种超大面阵CMOS图像传感器结构，包括感光面阵、行驱动、列偏置、读出、控制器、电流偏置和可配置DAC；感光面阵的驱动由左右两侧分别设置行驱动，上方设置用于提供像元偏置的列偏置，下方设置读出电路；读出电路包括列级读出电路和输出级读出电路；控制器用于曝光、转换、采样、放大与读出操作的时序控制，还用于感光面阵与读出电路的协调控制，以及曝光时间与DAC的配置；电流偏置用于对整个系统中电流偏置信号的输送，电流偏置信号包括列偏置、可配置DAC、列级读出电路与输出级读出电路的输出信号；可配置DAC用于列级读出电路与输出级读出电路的校正；从而降低后级读出电路对系统噪声的影响。
-
公开(公告)号：CN107015937A
公开(公告)日：2017-08-04
申请号：CN201710188906.4
申请日：2017-03-27
Applicant: 西安微电子技术研究所
IPC: G06F13/40
CPC classification number: G06F13/4072
Abstract: 本发明提供一种低压高速感性负载驱动电路，既能保证高速低压高幅值输出，又能有效提高总线高速数据过零间隔，满足4M 1553总线通信要求，提升系统通信可靠性。其包括驱动逻辑模块，预驱动模块和带负反馈斜坡控制模块；驱动逻辑模块的一个输出端依次连接的一个预驱动模块和一个带负反馈斜坡控制模块输出总线信号BUS，另一个输出端依次连接另一个预驱动模块和另一个带负反馈斜坡控制模块总线差分信号XBUS；所述的带负反馈斜坡控制模块用于控制总线输出信号的上升沿和下降沿，防止输出信号回零后振荡；所述的预驱动模块用于驱动带负反馈斜坡控制模块。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.022 seconds)
