-
公开(公告)号：CN117747410A
公开(公告)日：2024-03-22
申请号：CN202311618469.7
申请日：2023-11-29
Applicant: 西安微电子技术研究所
IPC: H01L21/02 , G06F30/17 , G06F30/20 , G06F119/02 , G06F119/08 , G06F119/14
Abstract: 本发明公开了一种薄芯片翘曲矫正方法及系统，属于半导体封装技术领域。先建立正面等效介质层Si翘曲仿真模型，获取Si层厚度达到目标值时芯片翘曲值，在正面等效介质层Si翘曲仿真模型中将目标晶圆Si层设置目标减薄厚度，在Si层另一面增加Si背面矫正介质层等效翘曲仿真模型，通过修正介质层厚度使得目标晶圆翘曲达到目标要求值，记录仿真模型中介质层厚度，在实际工艺中按照仿真参数制备相应厚度的介质层进行晶圆翘曲的矫正，通过此方法可以改善薄晶圆或芯片的翘曲值，使之适用于不同工艺条件的翘曲要求，提高工艺普适性和产品产出良率。因此，本发明提出的方法不影响模组的堆叠高度，增加了堆叠存储器的模组容量。
-
公开(公告)号：CN114464597A
公开(公告)日：2022-05-10
申请号：CN202210152399.X
申请日：2022-02-18
Applicant: 西安微电子技术研究所
IPC: H01L23/528 , H01L23/488 , H01L21/768 , H01L21/60
Abstract: 本发明提供一种提高结合力的金属布线层结构及制备方法，包括基片、嵌入金属、金属布线层、第一绝缘介质层、第二绝缘介质层和微凸点结构；所述基片为来料芯片，基片的顶层有基片钝化层，并开有窗口将基片pad露出；嵌入金属设置在基片钝化层的上方，嵌入金属嵌入到第一绝缘介质层内，金属布线层位于第一绝缘介质层和嵌入金属的上方，金属布线层与基片pad金属互连；第二绝缘介质层位于金属布线层上方，微凸点结构位于第二绝缘介质层上方，微凸点结构与金属布线层金属互连。解决了金属布线层与绝缘介质层结合力较差时，系统组装强度弱、可靠性差的问题。
-
公开(公告)号：CN113990827A
公开(公告)日：2022-01-28
申请号：CN202111267110.0
申请日：2021-10-28
Applicant: 西安微电子技术研究所
IPC: H01L23/48 , H01L21/768
Abstract: 本发明公开了一种TSV背面露孔结构及制备方法，属于微电子技术领域。基片的上表面开设有TSV盲孔，基片的下表面开设有第二通孔，第二通孔位于TSV盲孔的正下方，且与TSV盲孔共轴线，TSV盲孔的底部与第二通孔顶部连通。该结构通过正背面TSV孔的互连实现TSV的正背面导通，使基片具有正背面电互连的通道，满足2.5D或3D集成的技术需求。同时提高了TSV在基片内部的长度，可保留更多的基片衬底，使基片具备更高的机械强度。通过本发明的TSV背面露孔制备方法，将省去行业内常用的CMP工艺，显著降低工艺成本，并降低技术门槛，该方法解决了TSV背面露孔成本高、工艺复杂、晶圆内均匀性差等问题。
-
公开(公告)号：CN114497019A
公开(公告)日：2022-05-13
申请号：CN202210082490.9
申请日：2022-01-24
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种多芯片立体集成结构及制作方法，包括：若干个基板逐层堆叠，形成顶层基板、中间基板和底层基板；顶层基板和中间基板、中间基板和底层基板之间均通过层间凸点焊球进行相连；顶层基板、中间基板和底层基板上均键合有芯片，无源器件固定在顶层基板上；塑封料封装除底层基板下表面外的其余面。本发明通过将基板逐层堆叠，并将芯片键合在基板上，可实现不同材质、不同功能多颗芯片的三维立体集成，对于不同材质、不同工艺制备的成品芯片具有普适性，本发明通过芯片在基板进行微组装形成单层功能组件，功能组件进行测试，提前剔除不合格单层功能组件，提高集成良率。
-
Patent Agency Ranking
公开(公告)号：CN117525044A
公开(公告)日：2024-02-06
申请号：CN202311596634.3
申请日：2023-11-27
Applicant: 西安微电子技术研究所
IPC: H01L23/64 , H01L27/08 , H01L23/48 , H01L23/488 , H01L23/498 , H01L23/522 , H01L23/528 , H01L23/538 , H10N97/00
Abstract: 本发明公开了一种三维电容单元结构、三维电容及其芯片立体集成结构，包括晶圆；晶圆上刻蚀形成有错位式六边形排布三齿齿轮状硅柱阵列，硅壁上形成有带硅壁凸起；硅柱、硅壁和凹槽的表面生长有晶圆绝缘层；晶圆绝缘层上生长有三维电容层；各个硅柱顶端，以及硅壁凸起顶端设置有第一分布式电极和第二分布式电极；第一分布式电极和第二分布式电极连接第一平面金属再分布层和第二平面金属再分布层；第一平面金属再分布层和第二平面金属再分布层连接焊盘。通过采用三齿齿轮状硅柱在硅柱阵列周期不变的情况下，增大了硅柱侧壁面积，有利于进一步提高电容密度，并且仍然能保证凹槽间隙的均匀性。
-
公开(公告)号：CN115425019A
公开(公告)日：2022-12-02
申请号：CN202211058003.1
申请日：2022-08-30
Applicant: 西安微电子技术研究所
IPC: H01L25/16 , H01L23/498 , H01L21/56 , H01L21/60 , H01L21/603 , H01L23/49 , H01L23/538
Abstract: 本发明公开了一种多芯片桥接集成结构及其组装方法，集成结构包括若干电路单元，电路单元中的第一芯片通过第一微凸点阵列键合在转接板上，第二芯片转接板连接部的外引脚通过第二微凸点阵列键合在转接板上，第二芯片封装基板连接部的外引脚通过焊柱阵列键合在封装基板上，转接板通过焊球构成的焊球阵列键合在封装基板上，所述第一芯片和第二芯片之间通过第一微凸点、转接板上的金属布线和第二微凸点构成的电互连通路实现，所述转接板上开设有若干导电通道。在芯片结构需要阵列式扩展时，电路单元能够沿横向和/或纵向扩展，转接板的面积不需要成倍的相应扩展，能够提高转接板在工作过程中的可靠性，保证转接板良率，并且降低成本。
-
公开(公告)号：CN111725179B
公开(公告)日：2022-10-11
申请号：CN202010586680.5
申请日：2020-06-24
Applicant: 西安微电子技术研究所
IPC: H01L23/498 , H01L21/48
Abstract: 本发明一种晶圆级多层布线结构，通过上层有机介质层包裹相邻下层的金属布线层和有机介质层，使有机介质层的边缘均固定在基底上，将原先第一层有机介质层和基底的交界面边缘所承受的工艺侵蚀和工艺攻击，分摊到各层有机介质层和基底的交界面边缘，极大的降低了有机介质层和基底的交界面边缘分层起皮的风险。一种晶圆级多层布线结构的制备方法，通过光刻版中的有机介质层图形边沿随有机介质层层数增高逐层外扩，使得随着多层金属布线结构制备过程的进行，各层有机介质层与基底的交界面边缘也在逐层外扩，制备成型的有机介质层将上一层有机介质层完全包裹在其内部。结构简单，能有效降低有机介质边缘分层起皮风险，降低工艺难度，提高工艺良率。
-
公开(公告)号：CN113990764A
公开(公告)日：2022-01-28
申请号：CN202111257206.9
申请日：2021-10-27
Applicant: 西安微电子技术研究所
IPC: H01L21/50 , H01L21/54 , H01L21/56 , H01L21/683
Abstract: 本发明公开了一种晶圆埋置芯片无空洞填充工艺，属于先进电子封装技术领域。首先分别制备上圆片和下圆片，然后将上圆片与下圆片进行对准堆叠，最后再进行压合。对准堆叠过程中，使用插入块将上圆片与下圆片隔开，防止填充胶层与基片提前接触。因为插入块的原因，凹槽缝隙处在压合前为真空状态，所以填充胶层会流动到凹槽底部，确保凹槽的无空洞填充。插入块在压合前被撤出，因为离型膜与填充胶层在激光照射下粘性大幅降低，选择一定波长的激光从临时载片表面入射，将离型膜从填充胶层上撕除。本发明的芯片埋置填充工艺，可显著提高工艺均匀性和稳定性，将降低凹槽缝隙内的空洞工艺风险，显著提高产品的可靠性。
-
公开(公告)号：CN111725179A
公开(公告)日：2020-09-29
申请号：CN202010586680.5
申请日：2020-06-24
Applicant: 西安微电子技术研究所
IPC: H01L23/498 , H01L21/48
Abstract: 本发明一种晶圆级多层布线结构，通过上层有机介质层包裹相邻下层的金属布线层和有机介质层，使有机介质层的边缘均固定在基底上，将原先第一层有机介质层和基底的交界面边缘所承受的工艺侵蚀和工艺攻击，分摊到各层有机介质层和基底的交界面边缘，极大的降低了有机介质层和基底的交界面边缘分层起皮的风险。一种晶圆级多层布线结构的制备方法，通过光刻版中的有机介质层图形边沿随有机介质层层数增高逐层外扩，使得随着多层金属布线结构制备过程的进行，各层有机介质层与基底的交界面边缘也在逐层外扩，制备成型的有机介质层将上一层有机介质层完全包裹在其内部。结构简单，能有效降低有机介质边缘分层起皮风险，降低工艺难度，提高工艺良率。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.027 seconds)
